The ALU performs both arithmetic and logical operations.

ALU ಗಣಿತ ಮತ್ತು ತಾರ್ಕಿಕ ಕಾರ್ಯಾಚರಣೆಗಳನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ.


Multiplication is a complex operation in computer arithmetic.

ಗುಣಾಕಾರವು ಕಂಪ್ಯೂಟರ್ ಅಂಕಗಣಿತದಲ್ಲಿ ಒಂದು ಸಂಕೀರ್ಣ ಕಾರ್ಯಾಚರಣೆಯಾಗಿದೆ.


The control unit is the most complex part of a processor.

ನಿಯಂತ್ರಣ ಘಟಕವು ಪ್ರೊಸೆಸರ್‌ನ ಅತ್ಯಂತ ಸಂಕೀರ್ಣ ಭಾಗವಾಗಿದೆ.


Floating-point numbers are used to represent very large and very small numbers.

ತುಂಬಾ ದೊಡ್ಡ ಮತ್ತು ತುಂಬಾ ಸಣ್ಣ ಸಂಖ್ಯೆಗಳನ್ನು ಪ್ರತಿನಿಧಿಸಲು ಫ್ಲೋಟಿಂಗ್-ಪಾಯಿಂಟ್ ಸಂಖ್ಯೆಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


The IEEE 754 standard defines floating-point arithmetic.

IEEE 754 ಮಾನದಂಡವು ಫ್ಲೋಟಿಂಗ್-ಪಾಯಿಂಟ್ ಅಂಕಗಣಿತವನ್ನು ವ್ಯಾಖ್ಯಾನಿಸುತ್ತದೆ.


Addition and subtraction are fundamental operations.

ಸೇರ್ಪಡೆ ಮತ್ತು ವ್ಯವಕಲನ ಮೂಲಭೂತ ಕಾರ್ಯಾಚರಣೆಗಳಾಗಿವೆ.


The processor's datapath includes the ALU, registers, and interconnects.

ಪ್ರೊಸೆಸರ್‌ನ ಡೇಟಾಪಾತ್ ALU, ರೆಜಿಸ್ಟರ್‌ಗಳು ಮತ್ತು ಇಂಟರ್‌ಕನೆಕ್ಟ್‌ಗಳನ್ನು ಒಳಗೊಂಡಿದೆ.


The control unit determines the clock cycle of the processor.

ನಿಯಂತ್ರಣ ಘಟಕವು ಪ್ರೊಸೆಸರ್‌ನ ಗಡಿಯಾರ ಚಕ್ರವನ್ನು ನಿರ್ಧರಿಸುತ್ತದೆ.


Hardwired control units are often used in modern processors.

ಆಧುನಿಕ ಪ್ರೊಸೆಸರ್‌ಗಳಲ್ಲಿ ಹಾರ್ಡ್‌ವೈರ್ಡ್ ನಿಯಂತ್ರಣ ಘಟಕಗಳನ್ನು ಹೆಚ್ಚಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ.


The state diagram is used to design the control unit.

ನಿಯಂತ್ರಣ ಘಟಕವನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸಲು ಸ್ಟೇಟ್ ರೇಖಾಚಿತ್ರವನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


ದಶಮಾಂಶ ವ್ಯವಸ್ಥೆಯಲ್ಲಿ ಬೇಸ್ 10 ಆಗಿದೆ.


ಬೈನರಿ ಸಂಖ್ಯೆಗಳು ಬೇಸ್ 2 ಅನ್ನು ಬಳಸುತ್ತವೆ.


Two's complement representation is used for negative numbers.

ಋಣಾತ್ಮಕ ಸಂಖ್ಯೆಗಳಿಗೆ ಎರಡು ಪೂರಕ ಪ್ರಾತಿನಿಧ್ಯವನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


Overflow occurs when the result is larger than the word size.

ಪರಿಣಾಮವು ಪದದ ಗಾತ್ರಕ್ಕಿಂತ ದೊಡ್ಡದಾದಾಗ ಓವರ್‌ಫ್ಲೋ ಸಂಭವಿಸುತ್ತದೆ.


Booth's algorithm is used for multiplication.

ಬೂತ್‌ನ ಅಲ್ಗಾರಿದಮ್ ಅನ್ನು ಗುಣಾಕಾರಕ್ಕಾಗಿ ಬಳಸಲಾಗುತ್ತದೆ.


ವಿಭಾಗವು ದೀರ್ಘ ವಿಭಾಗವನ್ನು ಆಧರಿಸಿದೆ.


The significand and exponent are stored separately in floating-point numbers.

ಫ್ಲೋಟಿಂಗ್-ಪಾಯಿಂಟ್ ಸಂಖ್ಯೆಗಳಲ್ಲಿ ಮಹತ್ವ ಮತ್ತು ಘಾತವನ್ನು ಪ್ರತ್ಯೇಕವಾಗಿ ಸಂಗ್ರಹಿಸಲಾಗುತ್ತದೆ.


Guard bits are used to prevent loss of precision.

ನಿಖರತೆಯನ್ನು ಕಳೆದುಕೊಳ್ಳುವುದನ್ನು ತಡೆಯಲು ಗಾರ್ಡ್ ಬಿಟ್‌ಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


Rounding affects the precision of the result.

ಸುತ್ತು ಮಾಡುವುದು ಫಲಿತಾಂಶದ ನಿಖರತೆಯ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರುತ್ತದೆ.


Denormalized numbers handle exponent underflow.

ಡೆನಾರ್ಮಲೈಸ್ಡ್ ಸಂಖ್ಯೆಗಳು ಘಾತದ ಅಂಡರ್‌ಫ್ಲೋ ಅನ್ನು ನಿರ್ವಹಿಸುತ್ತವೆ.


ಮೂಲಭೂತ ಅಂಶಗಳು ತರ್ಕ ದ್ವಾರಗಳಾಗಿವೆ.


A combinational logic circuit has no memory, output is the function of input only.

ಸಂಯೋಜಿತ ತರ್ಕ ಸರ್ಕ್ಯೂಟ್ ಯಾವುದೇ ಸ್ಮರಣೆಯನ್ನು ಹೊಂದಿಲ್ಲ, ಔಟ್ಪುಟ್ ಇನ್ಪುಟ್‌ನ ಕಾರ್ಯವಾಗಿದೆ.


ಅನುಕ್ರಮ ತರ್ಕವು ಗಡಿಯಾರವನ್ನು ಬಯಸುತ್ತದೆ.


An asynchronous logic circuit has no central clock, hence it can be much faster than synchronous circuits.

ಅಸಮಕಾಲಿಕ ತರ್ಕ ಸರ್ಕ್ಯೂಟ್ ಯಾವುದೇ ಕೇಂದ್ರ ಗಡಿಯಾರವನ್ನು ಹೊಂದಿಲ್ಲ, ಆದ್ದರಿಂದ ಇದು ಸಿಂಕ್ರೊನಸ್ ಸರ್ಕ್ಯೂಟ್‌ಗಳಿಗಿಂತ ವೇಗವಾಗಿರಬಹುದು.


The level of abstraction is a key concept in designing and implementing a complex system.

ಅಮೂರ್ತತೆಯ ಮಟ್ಟವು ಸಂಕೀರ್ಣ ವ್ಯವಸ್ಥೆಯನ್ನು ವಿನ್ಯಾಸಗೊಳಿಸುವ ಮತ್ತು ಕಾರ್ಯಗತಗೊಳಿಸುವಲ್ಲಿ ಒಂದು ಪ್ರಮುಖ ಪರಿಕಲ್ಪನೆಯಾಗಿದೆ.


Computer hardware The technology of computer is based on the advances of microelectronics.

ಕಂಪ್ಯೂಟರ್ ಹಾರ್ಡ್‌ವೇರ್ ಕಂಪ್ಯೂಟರ್‌ನ ತಂತ್ರಜ್ಞಾನವು ಮೈಕ್ರೋಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್‌ನ ಪ್ರಗತಿಗಳನ್ನು ಆಧರಿಸಿದೆ.


The circuits can be regarded as logic gates.

ಸರ್ಕ್ಯೂಟ್‌ಗಳನ್ನು ತರ್ಕ ದ್ವಾರಗಳೆಂದು ಪರಿಗಣಿಸಬಹುದು.


The complete set of gates is composed of: AND, OR, NOT gates.

ದ್ವಾರಗಳ ಸಂಪೂರ್ಣ ಸೆಟ್ ಈ ಕೆಳಗಿನವುಗಳನ್ನು ಒಳಗೊಂಡಿದೆ: ಮತ್ತು, ಅಥವಾ, ಅಲ್ಲ ದ್ವಾರಗಳು.


Logic gates are used to build larger "functional units" which are the building blocks of a computer.

ಕಂಪ್ಯೂಟರ್‌ನ ಬಿಲ್ಡಿಂಗ್ ಬ್ಲಾಕ್‌ಗಳಾಗಿರುವ ದೊಡ್ಡ "ಕ್ರಿಯಾತ್ಮಕ ಘಟಕಗಳನ್ನು" ನಿರ್ಮಿಸಲು ತರ್ಕ ದ್ವಾರಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


There are two types of logic gates, one with memory and one without.

ಎರಡು ರೀತಿಯ ತರ್ಕ ದ್ವಾರಗಳಿವೆ, ಒಂದು ಮೆಮೊರಿಯೊಂದಿಗೆ ಮತ್ತು ಇನ್ನೊಂದು ಇಲ್ಲದೆ.


To create memory, the output is fed back to input.

ಮೆಮೊರಿಯನ್ನು ರಚಿಸಲು, ಔಟ್‌ಪುಟ್ ಅನ್ನು ಇನ್‌ಪುಟ್‌ಗೆ ಹಿಂತಿರುಗಿಸಲಾಗುತ್ತದೆ.


The resulting circuit is called sequential logic.

ಪರಿಣಾಮವಾಗಿ ಸರ್ಕ್ಯೂಟ್ ಅನ್ನು ಅನುಕ್ರಮ ತರ್ಕ ಎಂದು ಕರೆಯಲಾಗುತ್ತದೆ.


A sequential logic circuit is the logic gate with memory.

ಅನುಕ್ರಮ ತರ್ಕ ಸರ್ಕ್ಯೂಟ್ ಮೆಮೊರಿಯೊಂದಿಗೆ ತರ್ಕ ದ್ವಾರವಾಗಿದೆ.


ಮೂಲಭೂತ ಅಂಶವನ್ನು ಫ್ಲಿಪ್-ಫ್ಲಾಪ್ ಎಂದು ಕರೆಯಲಾಗುತ್ತದೆ.


There are many types of flip-flop such as RS, JK, T and D-type flip-flop.

RS, JK, T ಮತ್ತು D-ಮಾದರಿಯ ಫ್ಲಿಪ್-ಫ್ಲಾಪ್‌ನಂತಹ ಅನೇಕ ರೀತಿಯ ಫ್ಲಿಪ್-ಫ್ಲಾಪ್‌ಗಳಿವೆ.


ಅನುಕ್ರಮ ಸರ್ಕ್ಯೂಟ್ "ಸ್ಥಿತಿಗಳನ್ನು" ಹೊಂದಿದೆ.


The output depends on both inputs and states.

ಔಟ್‌ಪುಟ್ ಇನ್‌ಪುಟ್‌ಗಳು ಮತ್ತು ಸ್ಥಿತಿಗಳೆರಡರ ಮೇಲೆ ಅವಲಂಬಿತವಾಗಿರುತ್ತದೆ.


An example of asynchronous design illustrates the point above.

ಅಸಮಕಾಲಿಕ ವಿನ್ಯಾಸದ ಉದಾಹರಣೆಯು ಮೇಲಿನ ಅಂಶವನ್ನು ವಿವರಿಸುತ್ತದೆ.


In order for a computer to execute a program, many functional units are necessary.

ಕಂಪ್ಯೂಟರ್ ಪ್ರೋಗ್ರಾಂ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಲು, ಅನೇಕ ಕ್ರಿಯಾತ್ಮಕ ಘಟಕಗಳು ಅವಶ್ಯಕ.


Functional units are the building blocks of computers.

ಕ್ರಿಯಾತ್ಮಕ ಘಟಕಗಳು ಕಂಪ್ಯೂಟರ್‌ಗಳ ಬಿಲ್ಡಿಂಗ್ ಬ್ಲಾಕ್‌ಗಳಾಗಿವೆ.


Table 2.2 shows some of the most frequently used addressing found in most processors.

ಕೋಷ್ಟಕ 2.2 ರಲ್ಲಿ ಹೆಚ್ಚಿನ ಪ್ರೊಸೆಸರ್ಗಳಲ್ಲಿ ಕಂಡುಬರುವ ಅತ್ಯಂತ ಸಾಮಾನ್ಯವಾಗಿ ಬಳಸಲಾಗುವ ವಿಳಾಸಗಳನ್ನು ತೋರಿಸಲಾಗಿದೆ.


Assembly language is the "lingua franca" to talk to the underlying hardware.

ಅಸೆಂಬ್ಲಿ ಭಾಷೆಯು ಮೂಲ ಹಾರ್ಡ್ವೇರ್ನೊಂದಿಗೆ ಮಾತನಾಡಲು ಒಂದು "ಲಿಂಗು ಫ್ರಾಂಕಾ" ಆಗಿದೆ.


High-level languages made programs portable and programming more productive.

ಹೆಚ್ಚಿನ ಮಟ್ಟದ ಭಾಷೆಗಳು ಪ್ರೋಗ್ರಾಂಗಳನ್ನು ಪೋರ್ಟಬಲ್ ಮತ್ತು ಪ್ರೋಗ್ರಾಮಿಂಗ್ ಅನ್ನು ಹೆಚ್ಚು ಉತ್ಪಾದಕವಾಗಿಸಿದವು.


A programmer who creates these types of programs needs to use assembly language.

ಈ ರೀತಿಯ ಪ್ರೋಗ್ರಾಂಗಳನ್ನು ರಚಿಸುವ ಪ್ರೋಗ್ರಾಮರ್ ಅಸೆಂಬ್ಲಿ ಭಾಷೆಯನ್ನು ಬಳಸಬೇಕಾಗುತ್ತದೆ.


For a computer architect, an assembly language is the "interface" to the hardware functions.

ಕಂಪ್ಯೂಟರ್ ಆರ್ಕಿಟೆಕ್ಟ್ಗೆ, ಅಸೆಂಬ್ಲಿ ಭಾಷೆಯು ಹಾರ್ಡ್ವೇರ್ ಕಾರ್ಯಗಳಿಗೆ "ಇಂಟರ್ಫೇಸ್" ಆಗಿದೆ.


To study computer architecture, we need to understand assembly language.

ಕಂಪ್ಯೂಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್ ಅಧ್ಯಯನ ಮಾಡಲು, ನಾವು ಅಸೆಂಬ್ಲಿ ಭಾಷೆಯನ್ನು ಅರ್ಥಮಾಡಿಕೊಳ್ಳಬೇಕು.


The machine model of Motorola 6800 shows the resource in the view of an assembly language programmer.

Motorola 6800 ರ ಯಂತ್ರ ಮಾದರಿಯು ಅಸೆಂಬ್ಲಿ ಭಾಷಾ ಪ್ರೋಗ್ರಾಮರ್ನ ದೃಷ್ಟಿಕೋನದಲ್ಲಿ ಸಂಪನ್ಮೂಲವನ್ನು ತೋರಿಸುತ್ತದೆ.


These are instructions that manipulate the index register.

ಇವು ಸೂಚ್ಯಂಕ ರೆಜಿಸ್ಟರ್ ಅನ್ನು ಕುಶಲತೆಯಿಂದ ನಿರ್ವಹಿಸುವ ಸೂಚನೆಗಳಾಗಿವೆ.


ಆಪರೇಂಡ್ ಪರಿಣಾಮಕಾರಿ ವಿಳಾಸವಾಗಿದೆ.


The operand is added to the index register to get an effective address.

ಪರಿಣಾಮಕಾರಿ ವಿಳಾಸವನ್ನು ಪಡೆಯಲು ಆಪರೇಂಡ್ ಅನ್ನು ಸೂಚ್ಯಂಕ ರೆಜಿಸ್ಟರ್ಗೆ ಸೇರಿಸಲಾಗುತ್ತದೆ.


In an assembler program, the assembly language directive helps to improve the readability.

ಅಸೆಂಬ್ಲರ್ ಪ್ರೋಗ್ರಾಂನಲ್ಲಿ, ಅಸೆಂಬ್ಲಿ ಭಾಷಾ ನಿರ್ದೇಶನವು ಓದುವಿಕೆಯನ್ನು ಸುಧಾರಿಸಲು ಸಹಾಯ ಮಾಡುತ್ತದೆ.


An assembler can translate a source file into machine code file.

ಅಸೆಂಬ್ಲರ್ ಮೂಲ ಫೈಲ್ ಅನ್ನು ಯಂತ್ರ ಕೋಡ್ ಫೈಲ್ ಆಗಿ ಭಾಷಾಂತರಿಸಬಹುದು.


The goal of this family of computer is to have compatible instruction set.

ಈ ಕಂಪ್ಯೂಟರ್ ಕುಟುಂಬದ ಗುರಿ ಹೊಂದಾಣಿಕೆಯ ಸೂಚನಾ ಸೆಟ್ ಅನ್ನು ಹೊಂದಿರುವುದು.


As applications grow the requirement for address space increase very quickly.

ಅಪ್ಲಿಕೇಶನ್ಗಳು ಬೆಳೆದಂತೆ ವಿಳಾಸ ಸ್ಥಳದ ಅವಶ್ಯಕತೆ ಬಹಳ ಬೇಗನೆ ಹೆಚ್ಚಾಗುತ್ತದೆ.


ಇದು ಐದು ವಿಳಾಸ ವಿಧಾನಗಳನ್ನು ಹೊಂದಿದೆ.


The instruction format for each mode is (field:length in bit).

ಪ್ರತಿ ಮೋಡ್ಗಾಗಿ ಸೂಚನಾ ಸ್ವರೂಪ (ಕ್ಷೇತ್ರ: ಬಿಟ್ಗಳಲ್ಲಿ ಉದ್ದ).


A full word is 32-bit, a double word is 64-bit.

ಪೂರ್ಣ ಪದವು 32-ಬಿಟ್ ಆಗಿದೆ, ಡಬಲ್ ಪದವು 64-ಬಿಟ್ ಆಗಿದೆ.


The S/360 has been built to accommodate many types of basic functions.

S/360 ಅನೇಕ ರೀತಿಯ ಮೂಲಭೂತ ಕಾರ್ಯಗಳನ್ನು ಅಳವಡಿಸಲು ನಿರ್ಮಿಸಲಾಗಿದೆ.


The addressing mode can be either RR or RX.

ವಿಳಾಸ ವಿಧಾನವು RR ಅಥವಾ RX ಆಗಿರಬಹುದು.


Because a stack is LIFO, any operation must access data item from the top.

ಸ್ಟಾಕ್ LIFO ಆಗಿರುವುದರಿಂದ, ಯಾವುದೇ ಕಾರ್ಯಾಚರಣೆಯು ಮೇಲ್ಭಾಗದಿಂದ ಡೇಟಾ ಐಟಂ ಅನ್ನು ಪ್ರವೇಶಿಸಬೇಕು.


speedup by parallelization, Amdalh's law predicts that speedup will be limited by the sequential part of the program.

ಸಮಾನಾಂತರೀಕರಣದಿಂದ ವೇಗವನ್ನು ಹೆಚ್ಚಿಸಬಹುದು, ಆದರೆ ಆಮ್ಡಾಲ್‌ನ ನಿಯಮವು ಪ್ರೋಗ್ರಾಂನ ಅನುಕ್ರಮ ಭಾಗದಿಂದ ವೇಗವು ಸೀಮಿತವಾಗಿರುತ್ತದೆ ಎಂದು ಊಹಿಸುತ್ತದೆ.


ಕೆಲವು ಸಂಖ್ಯಾತ್ಮಕ ಉದಾಹರಣೆಗಳನ್ನು ನೋಡೋಣ.


Example: A computer has an enhancement with 10 times speedup.

ಉದಾಹರಣೆ: ಕಂಪ್ಯೂಟರ್ 10 ಪಟ್ಟು ವೇಗವನ್ನು ಹೆಚ್ಚಿಸುವ ಸಾಮರ್ಥ್ಯವನ್ನು ಹೊಂದಿದೆ.


That enhancement is used only 40% of the time.

ಆ ವರ್ಧನೆಯನ್ನು ಕೇವಲ 40% ಸಮಯದವರೆಗೆ ಬಳಸಲಾಗುತ್ತದೆ.


ಒಟ್ಟಾರೆ ವೇಗ ಎಷ್ಟು?


Please note that Amdalh's law applies only with the problem of fixed size.

ದಯವಿಟ್ಟು ಗಮನಿಸಿ, ಆಮ್ಡಾಲ್‌ನ ನಿಯಮವು ಸ್ಥಿರ ಗಾತ್ರದ ಸಮಸ್ಯೆಗೆ ಮಾತ್ರ ಅನ್ವಯಿಸುತ್ತದೆ.


When problem size can be scaled up to use available resources, Amdalh's law doesn't applied.

ಲಭ್ಯವಿರುವ ಸಂಪನ್ಮೂಲಗಳನ್ನು ಬಳಸಲು ಸಮಸ್ಯೆಯ ಗಾತ್ರವನ್ನು ಹೆಚ್ಚಿಸಿದಾಗ, ಆಮ್ಡಾಲ್‌ನ ನಿಯಮವನ್ನು ಅನ್ವಯಿಸಲಾಗುವುದಿಲ್ಲ.


This is why the massively parallel machine is still possible.

ಇದಕ್ಕಾಗಿಯೇ ಬೃಹತ್ ಸಮಾನಾಂತರ ಯಂತ್ರವು ಇನ್ನೂ ಸಾಧ್ಯವಾಗಿದೆ.


Example: Comparing CPU A and CPU B, A with "compare then branch" instruction sequence, B has special combined "compare&branch".

ಉದಾಹರಣೆ: CPU A ಮತ್ತು CPU B ಅನ್ನು ಹೋಲಿಸಿದರೆ, A "ಹೋಲಿಕೆ ಮತ್ತು ನಂತರ ಶಾಖೆ" ಸೂಚನಾ ಅನುಕ್ರಮವನ್ನು ಹೊಂದಿದೆ, B ವಿಶೇಷ ಸಂಯೋಜಿತ "ಹೋಲಿಕೆ ಮತ್ತು ಶಾಖೆ" ಹೊಂದಿದೆ.


A 25% 18 ವೇಗದ ಗಡಿಯಾರವನ್ನು ಹೊಂದಿದೆ.


For CPU A, 20% of instruction is "branch" and hench another 20% is the accompanied "compare".

CPU A ಗಾಗಿ, 20% ಸೂಚನೆಯು "ಶಾಖೆ" ಮತ್ತು ಇನ್ನೊಂದು 20% ಜೊತೆಯಲ್ಲಿರುವ "ಹೋಲಿಕೆ" ಆಗಿದೆ.


"Branch" takes 2 clocks and all other instructions take 1 clock.

"ಶಾಖೆ" 2 ಗಡಿಯಾರಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ ಮತ್ತು ಇತರ ಎಲ್ಲಾ ಸೂಚನೆಗಳು 1 ಗಡಿಯಾರವನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತವೆ.


"ಹೋಲಿಕೆ ಮತ್ತು ಶಾಖೆ" 2 ಗಡಿಯಾರಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ.


ಎರಡೂ CPU ಗಳು ಒಂದೇ ಪ್ರೋಗ್ರಾಂ ಅನ್ನು ರನ್ ಮಾಡುತ್ತವೆ.


ಯಾವುದು ವೇಗವಾಗಿದೆ?


CPU time A = num. of instruction A  CPI A  cycletime A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  cycletime A = 1.2  n.o.i  cycletime A

CPU ಸಮಯ A = ಸೂಚನೆ A ಸಂಖ್ಯೆ  CPI A  ಸೈಕಲ್‌ಟೈಮ್ A = n.o.i A  (( .20  2 ) + ( .8  1 ) )  ಸೈಕಲ್‌ಟೈಮ್ A = 1.2  n.o.i  ಸೈಕಲ್‌ಟೈಮ್ A


Therefore A, with shorter cycle time, is faster than B, which executes fewer instructions.

ಆದ್ದರಿಂದ, ಕಡಿಮೆ ಸೈಕಲ್ ಸಮಯವನ್ನು ಹೊಂದಿರುವ A, ಕಡಿಮೆ ಸೂಚನೆಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುವ B ಗಿಂತ ವೇಗವಾಗಿದೆ.


Now if the designer reworks CPU B and reduces the clock cycle time so that now A cycle time is only 10% faster.

ಈಗ ವಿನ್ಯಾಸಕರು CPU B ಅನ್ನು ಮರುಕೆಲಸ ಮಾಡಿದರೆ ಮತ್ತು ಗಡಿಯಾರ ಚಕ್ರದ ಸಮಯವನ್ನು ಕಡಿಮೆ ಮಾಡಿದರೆ, ಈಗ A ಚಕ್ರದ ಸಮಯವು ಕೇವಲ 10% ವೇಗವಾಗಿರುತ್ತದೆ.


ಆದ್ದರಿಂದ ಈಗ CPU B ವೇಗವಾಗಿದೆ.


The rapid development of technology increases the speed of a processor by 60% every year.

ತಂತ್ರಜ್ಞಾನದ ತ್ವರಿತ ಬೆಳವಣಿಗೆಯು ಪ್ರತಿ ವರ್ಷವೂ ಪ್ರೊಸೆಸರ್‌ನ ವೇಗವನ್ನು 60% ರಷ್ಟು ಹೆಚ್ಚಿಸುತ್ತದೆ.


This translates into a factor of more than 1,000 times speed improvement of computer systems from 1980-2000.

ಇದು 1980-2000ರ ಅವಧಿಯಲ್ಲಿ ಕಂಪ್ಯೂಟರ್ ವ್ಯವಸ್ಥೆಗಳ ವೇಗದಲ್ಲಿ 1,000 ಪಟ್ಟು ಹೆಚ್ಚು ಸುಧಾರಣೆಗೆ ಕಾರಣವಾಗಿದೆ.


In my lifetime, I have witnessed the key development of this technology.

ನನ್ನ ಜೀವಿತಾವಧಿಯಲ್ಲಿ, ನಾನು ಈ ತಂತ್ರಜ್ಞಾನದ ಪ್ರಮುಖ ಬೆಳವಣಿಗೆಯನ್ನು ನೋಡಿದ್ದೇನೆ.


It is difficult to find the advancement of this scale in other fields.

ಇತರ ಕ್ಷೇತ್ರಗಳಲ್ಲಿ ಈ ಪ್ರಮಾಣದ ಪ್ರಗತಿಯನ್ನು ಕಂಡುಹಿಡಿಯುವುದು ಕಷ್ಟ.


Teaching computer architecture is extremely rewarding.

ಕಂಪ್ಯೂಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್ ಅನ್ನು ಕಲಿಸುವುದು ಅತ್ಯಂತ ಲಾಭದಾಯಕವಾಗಿದೆ.


Students learn best by "doing", playing with the design.

ವಿದ್ಯಾರ್ಥಿಗಳು ವಿನ್ಯಾಸದೊಂದಿಗೆ ಆಟವಾಡುವ ಮೂಲಕ, 'ಮಾಡುವ' ಮೂಲಕ ಉತ್ತಮವಾಗಿ ಕಲಿಯುತ್ತಾರೆ.


We are able to develop simple tools that can simulate approximate behaviour.

ಅಂದಾಜು ನಡವಳಿಕೆಯನ್ನು ಅನುಕರಿಸುವ ಸರಳ ಪರಿಕರಗಳನ್ನು ನಾವು ಅಭಿವೃದ್ಧಿಪಡಿಸಲು ಸಾಧ್ಯವಾಗುತ್ತದೆ.


These tools are simulators at different levels.

ಈ ಪರಿಕರಗಳು ವಿಭಿನ್ನ ಹಂತಗಳಲ್ಲಿ ಸಿಮ್ಯುಲೇಟರ್‌ಗಳಾಗಿವೆ.


At the program-level, a program profiler enable us to see how different parts of the program spend their times.

ಪ್ರೋಗ್ರಾಂ ಮಟ್ಟದಲ್ಲಿ, ಪ್ರೋಗ್ರಾಂ ಪ್ರೊಫೈಲರ್ ಪ್ರೋಗ್ರಾಂನ ವಿವಿಧ ಭಾಗಗಳು ತಮ್ಮ ಸಮಯವನ್ನು ಹೇಗೆ ಕಳೆಯುತ್ತವೆ ಎಂಬುದನ್ನು ನೋಡಲು ನಮಗೆ ಅನುವು ಮಾಡಿಕೊಡುತ್ತದೆ.


This book explains various parts of modern computer systems.

ಈ ಪುಸ್ತಕವು ಆಧುನಿಕ ಕಂಪ್ಯೂಟರ್ ವ್ಯವಸ್ಥೆಗಳ ವಿವಿಧ ಭಾಗಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ.


Beginning with the basic organisation and extend it to incorporate performance enhancement features.

ಮೂಲ ಸಂಘಟನೆಯೊಂದಿಗೆ ಪ್ರಾರಂಭಿಸಿ ಮತ್ತು ಕಾರ್ಯಕ್ಷಮತೆ ವರ್ಧನೆ ವೈಶಿಷ್ಟ್ಯಗಳನ್ನು ಸಂಯೋಜಿಸಲು ವಿಸ್ತರಿಸಿ.


The explanation at each step is accompanied with design examples.

ಪ್ರತಿ ಹಂತದಲ್ಲಿನ ವಿವರಣೆಯು ವಿನ್ಯಾಸ ಉದಾಹರಣೆಗಳೊಂದಿಗೆ ಇರುತ್ತದೆ.


Students can try alternative designs and vary constraints.

ವಿದ್ಯಾರ್ಥಿಗಳು ಪರ್ಯಾಯ ವಿನ್ಯಾಸಗಳನ್ನು ಪ್ರಯತ್ನಿಸಬಹುದು ಮತ್ತು ನಿರ್ಬಂಧಗಳನ್ನು ಬದಲಾಯಿಸಬಹುದು.


Already there are many excellent books on computer architecture.

ಕಂಪ್ಯೂಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್ ಕುರಿತು ಈಗಾಗಲೇ ಅನೇಕ ಅತ್ಯುತ್ತಮ ಪುಸ್ತಕಗಳಿವೆ.


I strongly recommend students of computer architecture to read them too.

ಕಂಪ್ಯೂಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್‌ನ ವಿದ್ಯಾರ್ಥಿಗಳು ಅವುಗಳನ್ನು ಓದುವಂತೆ ನಾನು ಬಲವಾಗಿ ಶಿಫಾರಸು ಮಾಡುತ್ತೇನೆ.


It is very difficult to write a book that can tracked the ever changing technology.

ಯಾವಾಗಲೂ ಬದಲಾಗುತ್ತಿರುವ ತಂತ್ರಜ್ಞಾನವನ್ನು ಟ್ರ್ಯಾಕ್ ಮಾಡುವ ಪುಸ್ತಕವನ್ನು ಬರೆಯುವುದು ತುಂಬಾ ಕಷ್ಟ.


I have chosen to present the view of computer architecture as an evolutionary path.

ಕಂಪ್ಯೂಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್‌ನ ದೃಷ್ಟಿಕೋನವನ್ನು ವಿಕಸನೀಯ ಮಾರ್ಗವಾಗಿ ಪ್ರಸ್ತುತಪಡಿಸಲು ನಾನು ಆಯ್ಕೆ ಮಾಡಿದ್ದೇನೆ.


I hope students will gain some knowledge reading and experimenting with the design in this book.

ಈ ಪುಸ್ತಕದಲ್ಲಿ ವಿನ್ಯಾಸವನ್ನು ಓದುವ ಮತ್ತು ಪ್ರಯೋಗಿಸುವ ಮೂಲಕ ವಿದ್ಯಾರ್ಥಿಗಳು ಕೆಲವು ಜ್ಞಾನವನ್ನು ಪಡೆಯುತ್ತಾರೆ ಎಂದು ನಾನು ಭಾವಿಸುತ್ತೇನೆ.


The content of this book is divided into three parts.

ಈ ಪುಸ್ತಕದ ವಿಷಯವನ್ನು ಮೂರು ಭಾಗಗಳಾಗಿ ವಿಂಗಡಿಸಲಾಗಿದೆ.


Chapter 1 describes the basic concepts of computer architecture.

ಅಧ್ಯಾಯ 1 ಕಂಪ್ಯೂಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್‌ನ ಮೂಲ ಪರಿಕಲ್ಪನೆಗಳನ್ನು ವಿವರಿಸುತ್ತದೆ.


The processor executes instructions sequentially.

ಸಂಸ್ಕಾರಕವು ಸೂಚನೆಗಳನ್ನು ಅನುಕ್ರಮವಾಗಿ ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ.


Pipelining improves processor performance by overlapping instruction execution.

ಸೂಚನೆಗಳ ಕಾರ್ಯಗತಗೊಳಿಸುವಿಕೆಯನ್ನು ಅತಿಕ್ರಮಿಸುವ ಮೂಲಕ ಪೈಪ್‌ಲೈನಿಂಗ್ ಸಂಸ್ಕಾರಕದ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸುಧಾರಿಸುತ್ತದೆ.


Each stage in the pipeline performs a specific operation.

ಪೈಪ್‌ಲೈನ್‌ನ ಪ್ರತಿಯೊಂದು ಹಂತವು ಒಂದು ನಿರ್ದಿಷ್ಟ ಕಾರ್ಯಾಚರಣೆಯನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ.


Structural hazards occur when resources are insufficient.

ಸಂಪನ್ಮೂಲಗಳು ಸಾಕಷ್ಟಿಲ್ಲದಿದ್ದಾಗ ರಚನಾತ್ಮಕ ಅಪಾಯಗಳು ಸಂಭವಿಸುತ್ತವೆ.


Data hazards arise from data dependencies between instructions.

ಸೂಚನೆಗಳ ನಡುವೆ ಡೇಟಾ ಅವಲಂಬನೆಗಳಿಂದ ಡೇಟಾ ಅಪಾಯಗಳು ಉದ್ಭವಿಸುತ್ತವೆ.


Control hazards are caused by branch instructions.

ನಿಯಂತ್ರಣ ಅಪಾಯಗಳು ಶಾಖಾ ಸೂಚನೆಗಳಿಂದ ಉಂಟಾಗುತ್ತವೆ.


Register forwarding is a technique to mitigate data hazards.

ಡೇಟಾ ಅಪಾಯಗಳನ್ನು ತಗ್ಗಿಸಲು ರಿಜಿಸ್ಟರ್ ಫಾರ್ವರ್ಡಿಂಗ್ ಒಂದು ತಂತ್ರವಾಗಿದೆ.


Branch prediction helps to reduce the impact of control hazards.

ನಿಯಂತ್ರಣ ಅಪಾಯಗಳ ಪ್ರಭಾವವನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಬ್ರಾಂಚ್ ಮುನ್ಸೂಚನೆ ಸಹಾಯ ಮಾಡುತ್ತದೆ.


The instruction fetch stage retrieves instructions from memory.

ಸೂಚನಾ ಫೆಚ್ ಹಂತವು ಸ್ಮರಣೆಯಿಂದ ಸೂಚನೆಗಳನ್ನು ಹಿಂಪಡೆಯುತ್ತದೆ.


The decode stage interprets the instruction's meaning.

ಡಿಕೋಡ್ ಹಂತವು ಸೂಚನೆಯ ಅರ್ಥವನ್ನು ಅರ್ಥೈಸುತ್ತದೆ.


Operand fetch retrieves the data needed for the instruction.

ಆಪರೇಂಡ್ ಫೆಚ್ ಸೂಚನೆಗಾಗಿ ಅಗತ್ಯವಿರುವ ಡೇಟಾವನ್ನು ಹಿಂಪಡೆಯುತ್ತದೆ.


The execute stage performs the operation specified by the instruction.

ಕಾರ್ಯಗತಗೊಳಿಸುವ ಹಂತವು ಸೂಚನೆಯಿಂದ ನಿರ್ದಿಷ್ಟಪಡಿಸಿದ ಕಾರ್ಯಾಚರಣೆಯನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ.


The write back stage writes the result back to the register file.

ರೈಟ್ ಬ್ಯಾಕ್ ಹಂತವು ಫಲಿತಾಂಶವನ್ನು ಮತ್ತೆ ರಿಜಿಸ್ಟರ್ ಫೈಲ್‌ಗೆ ಬರೆಯುತ್ತದೆ.


Amdahl's law defines the limit of pipeline speedup.

ಅಮ್ಡಾಲ್‌ನ ನಿಯಮವು ಪೈಪ್‌ಲೈನ್ ವೇಗವರ್ಧನೆಯ ಮಿತಿಯನ್ನು ವ್ಯಾಖ್ಯಾನಿಸುತ್ತದೆ.


Stalls in the pipeline reduce performance.

ಪೈಪ್‌ಲೈನ್‌ನಲ್ಲಿನ ಸ್ಥಗಿತಗಳು ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ.


Overlapping instruction execution is the core concept of pipelining.

ಸೂಚನೆಗಳ ಕಾರ್ಯಗತಗೊಳಿಸುವಿಕೆಯನ್ನು ಅತಿಕ್ರಮಿಸುವುದು ಪೈಪ್‌ಲೈನಿಂಗ್‌ನ ಮೂಲ ಪರಿಕಲ್ಪನೆಯಾಗಿದೆ.


The number of pipeline stages affects the speedup.

ಪೈಪ್‌ಲೈನ್ ಹಂತಗಳ ಸಂಖ್ಯೆಯು ವೇಗವರ್ಧನೆಯ ಮೇಲೆ ಪರಿಣಾಮ ಬೀರುತ್ತದೆ.


Branch target buffers store the addresses of branch targets.

ಬ್ರಾಂಚ್ ಟಾರ್ಗೆಟ್ ಬಫರ್‌ಗಳು ಬ್ರಾಂಚ್ ಟಾರ್ಗೆಟ್‌ಗಳ ವಿಳಾಸಗಳನ್ನು ಸಂಗ್ರಹಿಸುತ್ತವೆ.


Delay branches are used to mitigate control hazards.

ನಿಯಂತ್ರಣ ಅಪಾಯಗಳನ್ನು ತಗ್ಗಿಸಲು ವಿಳಂಬ ಶಾಖೆಗಳನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


The microprogram generator creates bit patterns for the micromemory.

ಮೈಕ್ರೋಪ್ರೋಗ್ರಾಂ ಜನರೇಟರ್ ಮೈಕ್ರೋಮೆಮೊರಿಗಾಗಿ ಬಿಟ್ ಮಾದರಿಗಳನ್ನು ರಚಿಸುತ್ತದೆ.


The clock speed of the processor is a critical factor in its performance.

ಸಂಸ್ಕಾರಕದ ಗಡಿಯಾರ ವೇಗವು ಅದರ ಕಾರ್ಯಕ್ಷಮತೆಗೆ ನಿರ್ಣಾಯಕ ಅಂಶವಾಗಿದೆ.


Dynamic scheduling allows for out-of-order execution of instructions.

ಡೈನಾಮಿಕ್ ವೇಳಾಪಟ್ಟಿ ಸೂಚನೆಗಳ ಕ್ರಮಬದ್ಧವಲ್ಲದ ಕಾರ್ಯಗತಗೊಳಿಸುವಿಕೆಯನ್ನು ಅನುಮತಿಸುತ್ತದೆ.


The scoreboard is a hardware technique used in dynamic scheduling.

ಸ್ಕೋರ್‌ಬೋರ್ಡ್ ಡೈನಾಮಿಕ್ ವೇಳಾಪಟ್ಟಿಯಲ್ಲಿ ಬಳಸಲಾಗುವ ಹಾರ್ಡ್‌ವೇರ್ ತಂತ್ರವಾಗಿದೆ.


Instruction-level parallelism is crucial for high performance.

ಸೂಚನಾ ಮಟ್ಟದ ಸಮಾನಾಂತರತೆಯು ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಗೆ ನಿರ್ಣಾಯಕವಾಗಿದೆ.


The compiler optimizes code for better performance.

ಉತ್ತಮ ಕಾರ್ಯಕ್ಷಮತೆಗಾಗಿ ಕಂಪೈಲರ್ ಕೋಡ್ ಅನ್ನು ಆಪ್ಟಿಮೈಜ್ ಮಾಡುತ್ತದೆ.


Loop unrolling can reduce the overhead of control flow.

ಲೂಪ್ ಅನ್ರೋಲಿಂಗ್ ನಿಯಂತ್ರಣ ಹರಿವಿನ ಓವರ್‌ಹೆಡ್ ಅನ್ನು ಕಡಿಮೆ ಮಾಡಬಹುದು.


The VLIW architecture relies on the compiler for scheduling.

VLIW ಆರ್ಕಿಟೆಕ್ಚರ್ ವೇಳಾಪಟ್ಟಿಗಾಗಿ ಕಂಪೈಲರ್ ಅನ್ನು ಅವಲಂಬಿಸಿದೆ.


Register renaming helps to avoid WAR and WAW hazards.

ರಿಜಿಸ್ಟರ್ ಮರುಹೆಸರಿಸುವಿಕೆಯು WAR ಮತ್ತು WAW ಅಪಾಯಗಳನ್ನು ತಪ್ಪಿಸಲು ಸಹಾಯ ಮಾಡುತ್ತದೆ.


Tomasulo's algorithm is another dynamic scheduling technique.

ಟೊಮಾಸುಲೋ ಅವರ ಅಲ್ಗಾರಿದಮ್ ಮತ್ತೊಂದು ಡೈನಾಮಿಕ್ ವೇಳಾಪಟ್ಟಿ ತಂತ್ರವಾಗಿದೆ.


Superscalar processors execute multiple instructions per cycle.

ಸೂಪರ್‌ಸ್ಕೇಲರ್ ಪ್ರೊಸೆಸರ್‌ಗಳು ಪ್ರತಿ ಚಕ್ರಕ್ಕೆ ಅನೇಕ ಸೂಚನೆಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತವೆ.


The instruction window is used in out-of-order issue.

ಕ್ರಮಬದ್ಧವಲ್ಲದ ಸಮಸ್ಯೆಯಲ್ಲಿ ಸೂಚನಾ ವಿಂಡೋವನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


Trace scheduling is used to find parallelism across conditional branches.

ಷರತ್ತುಬದ್ಧ ಶಾಖೆಗಳಾದ್ಯಂತ ಸಮಾನಾಂತರತೆಯನ್ನು ಹುಡುಕಲು ಟ್ರೇಸ್ ವೇಳಾಪಟ್ಟಿಯನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


The goal is to improve the overall system performance.

ಒಟ್ಟಾರೆ ಸಿಸ್ಟಮ್ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸುಧಾರಿಸುವುದು ಗುರಿಯಾಗಿದೆ.


The processor fetches and issues instructions.

ಸಂಸ್ಕಾರಕವು ಸೂಚನೆಗಳನ್ನು ತರುತ್ತದೆ ಮತ್ತು ನೀಡುತ್ತದೆ.


Data dependencies can stall the pipeline.

ಡೇಟಾ ಅವಲಂಬನೆಗಳು ಪೈಪ್‌ಲೈನ್ ಅನ್ನು ಸ್ಥಗಿತಗೊಳಿಸಬಹುದು.


The common data bus (CDB) is used in Tomasulo's algorithm.

ಟೊಮಾಸುಲೋ ಅವರ ಅಲ್ಗಾರಿದಮ್‌ನಲ್ಲಿ ಸಾಮಾನ್ಯ ಡೇಟಾ ಬಸ್ (CDB) ಅನ್ನು ಬಳಸಲಾಗುತ್ತದೆ.


The compiler performs scheduling of parallel execution.

ಕಂಪೈಲರ್ ಸಮಾನಾಂತರ ಕಾರ್ಯಗತಗೊಳಿಸುವಿಕೆಯ ವೇಳಾಪಟ್ಟಿಯನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ.


The processor's architecture is complex.

ಸಂಸ್ಕಾರಕದ ವಾಸ್ತುಶಿಲ್ಪವು ಸಂಕೀರ್ಣವಾಗಿದೆ.


The program computes one element in 8 clocks.

ಪ್ರೋಗ್ರಾಂ 8 ಗಡಿಯಾರಗಳಲ್ಲಿ ಒಂದು ಅಂಶವನ್ನು ಲೆಕ್ಕಾಚಾರ ಮಾಡುತ್ತದೆ.


The performance of the system is critical.

ಸಿಸ್ಟಮ್‌ನ ಕಾರ್ಯಕ್ಷಮತೆ ನಿರ್ಣಾಯಕವಾಗಿದೆ.


The processor design is aimed to be as simple as possible so that students can understand it easily.

ಪ್ರೊಸೆಸರ್ ವಿನ್ಯಾಸವು ಸಾಧ್ಯವಾದಷ್ಟು ಸರಳವಾಗಿರಬೇಕು, ಇದರಿಂದ ವಿದ್ಯಾರ್ಥಿಗಳು ಅದನ್ನು ಸುಲಭವಾಗಿ ಅರ್ಥಮಾಡಿಕೊಳ್ಳಬಹುದು.


S1 ಒಂದು 16-ಬಿಟ್ ಪ್ರೊಸೆಸರ್ ಆಗಿದೆ.


The instruction format is 16-bit fixed length.

ಸೂಚನಾ ಸ್ವರೂಪವು 16-ಬಿಟ್ ಸ್ಥಿರ ಉದ್ದವಾಗಿದೆ.


The address space is 10-bit, i.e. it has 1024 16-bit words.

ವಿಳಾಸ ಸ್ಥಳವು 10-ಬಿಟ್ ಆಗಿದೆ, ಅಂದರೆ ಇದು 1024 16-ಬಿಟ್ ಪದಗಳನ್ನು ಹೊಂದಿದೆ.


It has 8 general purpose registers (R0.. R7).

ಇದು 8 ಸಾಮಾನ್ಯ ಉದ್ದೇಶದ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಹೊಂದಿದೆ (R0.. R7).


The register bank has one write port, two read ports.

ರೆಜಿಸ್ಟರ್ ಬ್ಯಾಂಕ್ ಒಂದು ಬರೆಯುವ ಪೋರ್ಟ್, ಎರಡು ಓದುವ ಪೋರ್ಟ್‌ಗಳನ್ನು ಹೊಂದಿದೆ.


The ALU can perform {add, cmp, inc, sub1} and stores the output in a temporary T register.

ALU {add, cmp, inc, sub1} ಅನ್ನು ನಿರ್ವಹಿಸಬಹುದು ಮತ್ತು ಔಟ್‌ಪುಟ್ ಅನ್ನು ತಾತ್ಕಾಲಿಕ T ರೆಜಿಸ್ಟರ್‌ನಲ್ಲಿ ಸಂಗ್ರಹಿಸುತ್ತದೆ.


The instruction register IR stores the instruction to be decoded.

ಸೂಚನಾ ರೆಜಿಸ್ಟರ್ IR ಡಿಕೋಡ್ ಮಾಡಬೇಕಾದ ಸೂಚನೆಯನ್ನು ಸಂಗ್ರಹಿಸುತ್ತದೆ.


One opcode in L-format is used to designate the different format which has the additional field for more opcodes.

L-ಸ್ವರೂಪದಲ್ಲಿ ಒಂದು ಆಪಕೋಡ್ ವಿಭಿನ್ನ ಸ್ವರೂಪವನ್ನು ಗೊತ್ತುಪಡಿಸಲು ಬಳಸಲಾಗುತ್ತದೆ, ಇದು ಹೆಚ್ಚಿನ ಆಪಕೋಡ್‌ಗಳಿಗಾಗಿ ಹೆಚ್ಚುವರಿ ಕ್ಷೇತ್ರವನ್ನು ಹೊಂದಿದೆ.


In S- format, the operands are registers, therefore there are enough room for more bits to encode the extended opcode.

S- ಸ್ವರೂಪದಲ್ಲಿ, ಆಪರೇಂಡ್ಗಳು ರೆಜಿಸ್ಟರ್‌ಗಳಾಗಿವೆ, ಆದ್ದರಿಂದ ವಿಸ್ತೃತ ಆಪಕೋಡ್ ಅನ್ನು ಎನ್‌ಕೋಡ್ ಮಾಡಲು ಹೆಚ್ಚಿನ ಬಿಟ್‌ಗಳಿಗೆ ಸಾಕಷ್ಟು ಸ್ಥಳಾವಕಾಶವಿದೆ.


ಸೂಚನೆಯು ಎರಡು ಸ್ವರೂಪಗಳನ್ನು ಹೊಂದಿದೆ.


There are only two addressing modes: register-register and load/store M to access the memory.

ಕೇವಲ ಎರಡು ವಿಳಾಸ ವಿಧಾನಗಳಿವೆ: ರೆಜಿಸ್ಟರ್-ರೆಜಿಸ್ಟರ್ ಮತ್ತು ಮೆಮೊರಿಯನ್ನು ಪ್ರವೇಶಿಸಲು ಲೋಡ್/ಸ್ಟೋರ್ M.


The jump instruction has seven conditions: always, equal, not equal, less than, less than or equal, greater than or equal, greater than.

ಜಂಪ್ ಸೂಚನೆಯು ಏಳು ಷರತ್ತುಗಳನ್ನು ಹೊಂದಿದೆ: ಯಾವಾಗಲೂ, ಸಮಾನ, ಸಮಾನವಲ್ಲದ, ಕಡಿಮೆ, ಕಡಿಮೆ ಅಥವಾ ಸಮಾನ, ಹೆಚ್ಚು ಅಥವಾ ಸಮಾನ, ಹೆಚ್ಚು.


Each line of event happens in one unit of time (clock).

ಪ್ರತಿಯೊಂದು ಘಟನೆಯ ಸಾಲು ಒಂದು ಘಟಕದ ಸಮಯದಲ್ಲಿ (ಗಡಿಯಾರ) ಸಂಭವಿಸುತ್ತದೆ.


The processor has the following registers: IR instruction register, PC program counter, MAR memory address register, MDR memory data register and general- purpose registers r0..r7.

ಪ್ರೊಸೆಸರ್ ಕೆಳಗಿನ ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಹೊಂದಿದೆ: IR ಸೂಚನಾ ರೆಜಿಸ್ಟರ್, PC ಪ್ರೋಗ್ರಾಂ ಕೌಂಟರ್, MAR ಮೆಮೊರಿ ವಿಳಾಸ ರೆಜಿಸ್ಟರ್, MDR ಮೆಮೊರಿ ಡೇಟಾ ರೆಜಿಸ್ಟರ್ ಮತ್ತು ಸಾಮಾನ್ಯ ಉದ್ದೇಶದ ರೆಜಿಸ್ಟರ್‌ಗಳು r0..r7.


ಮೆಮೊರಿಯು 1024 16-ಬಿಟ್ ಪದಗಳನ್ನು ಹೊಂದಿದೆ.


Assume the instruction fetch takes 3 clocks and the instruction decode take 0 clock.

ಸೂಚನಾ ಫೆಚ್ 3 ಗಡಿಯಾರಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ ಮತ್ತು ಸೂಚನಾ ಡಿಕೋಡ್ 0 ಗಡಿಯಾರವನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ ಎಂದು ಭಾವಿಸೋಣ.


Calling a subroutine can be made faster by inventing a new instruction that does not keep the return address in the stack.

ಸಬ್‌ರೂಟಿನ್‌ಗೆ ಕರೆ ಮಾಡುವುದನ್ನು ಹೊಸ ಸೂಚನೆಯನ್ನು ಕಂಡುಹಿಡಿಯುವ ಮೂಲಕ ವೇಗಗೊಳಿಸಬಹುದು ಅದು ರಿಟರ್ನ್ ವಿಳಾಸವನ್ನು ಸ್ಟಾಕ್‌ನಲ್ಲಿ ಇರಿಸುವುದಿಲ್ಲ.


This shows that using registers can be much faster than using memory.

ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಬಳಸುವುದು ಮೆಮೊರಿಯನ್ನು ಬಳಸುವುದಕ್ಕಿಂತ ಹೆಚ್ಚು ವೇಗವಾಗಿರಬಹುದು ಎಂದು ಇದು ತೋರಿಸುತ್ತದೆ.


Be careful, the input routine is not robust.

ಎಚ್ಚರಿಕೆಯಿಂದಿರಿ, ಇನ್‌ಪುಟ್ ರೂಟಿನ್ ದೃಢವಾಗಿಲ್ಲ.


The prediction accuracy can be increased by increasing the state of the history bit.

ಚರಿತ್ರೆ ಬಿಟ್‌ನ ಸ್ಥಿತಿಯನ್ನು ಹೆಚ್ಚಿಸುವ ಮೂಲಕ ಭವಿಷ್ಯವಾಣಿಯ ನಿಖರತೆಯನ್ನು ಹೆಚ್ಚಿಸಬಹುದು.


Figure 6.3 shows one possible arrangement for the prediction states with 2 bits.

ಚಿತ್ರ 6.3 ಎರಡು ಬಿಟ್‌ಗಳೊಂದಿಗೆ ಭವಿಷ್ಯವಾಣಿ ಸ್ಥಿತಿಗಳಿಗೆ ಒಂದು ಸಂಭವನೀಯ ವ್ಯವಸ್ಥೆಯನ್ನು ತೋರಿಸುತ್ತದೆ.


The indexing by the lower bits of PC can be improved.

ಪಿಸಿ ಯ ಕೆಳಗಿನ ಬಿಟ್‌ಗಳಿಂದ ಸೂಚ್ಯಂಕವನ್ನು ಸುಧಾರಿಸಬಹುದು.


We need to know what address to fetch by the end of IF.

ನಾವು IF ನ ಅಂತ್ಯದ ವೇಳೆಗೆ ಯಾವ ವಿಳಾಸವನ್ನು ಪಡೆಯಬೇಕೆಂದು ತಿಳಿಯಬೇಕು.


If the instruction is a branch and we know what the next PC is, we can have zero stall on branch.

ಸೂಚನೆಯು ಒಂದು ಶಾಖೆಯಾಗಿದ್ದರೆ ಮತ್ತು ಮುಂದಿನ ಪಿಸಿ ಯಾವುದೆಂದು ತಿಳಿದಿದ್ದರೆ, ನಾವು ಶಾಖೆಯಲ್ಲಿ ಶೂನ್ಯ ಸ್ಥಗಿತವನ್ನು ಹೊಂದಬಹುದು.


The main idea is to use a cache memory to store PC of instruction fetched and its predicted next PC and history bit.

ಮುಖ್ಯ ವಿಚಾರವೆಂದರೆ ಸೂಚನೆಯ ಪಿಸಿ ಮತ್ತು ಅದರ ಊಹಿಸಿದ ಮುಂದಿನ ಪಿಸಿ ಮತ್ತು ಇತಿಹಾಸ ಬಿಟ್ ಅನ್ನು ಸಂಗ್ರಹಿಸಲು ಸಂಗ್ರಹ ಮೆಮೊರಿಯನ್ನು ಬಳಸುವುದು.


Delay branch Another way to reduce the stall cycle caused by the branch is to change the semantic of the jump instruction.

ವಿಳಂಬ ಶಾಖೆ ಶಾಖೆಯಿಂದ ಉಂಟಾಗುವ ಸ್ಥಗಿತ ಚಕ್ರವನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಮತ್ತೊಂದು ಮಾರ್ಗವೆಂದರೆ ಜಂಪ್ ಸೂಚನೆಯ ಅರ್ಥವನ್ನು ಬದಲಾಯಿಸುವುದು.


The jump instruction is "delayed" i.e. caused the actual jump by some amount of clock (equal to stall cycle).

ಜಂಪ್ ಸೂಚನೆಯನ್ನು "ವಿಳಂಬಿಸಲಾಗಿದೆ" ಅಂದರೆ ಕೆಲವು ಗಡಿಯಾರದ ಪ್ರಮಾಣದಿಂದ (ಸ್ಥಗಿತ ಚಕ್ರಕ್ಕೆ ಸಮನಾಗಿ) ನಿಜವಾದ ಜಂಪ್ ಅನ್ನು ಉಂಟುಮಾಡುತ್ತದೆ.


The delay slot is filled by the instruction "above" the branch instruction.

ವಿಳಂಬ ಸ್ಲಾಟ್ ಅನ್ನು ಶಾಖಾ ಸೂಚನೆಗೆ "ಮೇಲಿನ" ಸೂಚನೆಯಿಂದ ತುಂಬಿಸಲಾಗುತ್ತದೆ.


The delay slot is filled by the instruction at the destination.

ವಿಳಂಬ ಸ್ಲಾಟ್ ಅನ್ನು ಗಮ್ಯಸ್ಥಾನದಲ್ಲಿರುವ ಸೂಚನೆಯಿಂದ ತುಂಬಿಸಲಾಗುತ್ತದೆ.


There are several considerations which choice of instruction scheduling is suitable.

ಯಾವ ಸೂಚನೆ ವೇಳಾಪಟ್ಟಿಯನ್ನು ಆರಿಸುವುದು ಸೂಕ್ತ ಎಂಬುದನ್ನು ಹಲವಾರು ಪರಿಗಣನೆಗಳಿವೆ.


Using from target, branch taken should be of high probability.

ಗುರಿಯಿಂದ ಬಳಸುವುದರಿಂದ, ಶಾಖೆಯನ್ನು ತೆಗೆದುಕೊಳ್ಳುವುದು ಹೆಚ್ಚಿನ ಸಂಭವನೀಯತೆಯನ್ನು ಹೊಂದಿರಬೇಕು.


One delay slot can be filled with useful instruction about 50% of the time.

ಒಂದು ವಿಳಂಬ ಸ್ಲಾಟ್ ಅನ್ನು ಸುಮಾರು 50% ಸಮಯದವರೆಗೆ ಉಪಯುಕ್ತ ಸೂಚನೆಯಿಂದ ತುಂಬಿಸಬಹುದು.


For simple operations such as integer arithmetic this is possible.

ಪೂರ್ಣಾಂಕ ಅಂಕಗಣಿತದಂತಹ ಸರಳ ಕಾರ್ಯಾಚರಣೆಗಳಿಗೆ ಇದು ಸಾಧ್ಯ.


To allow for such operations the depth of the pipeline can be increased.

ಅಂತಹ ಕಾರ್ಯಾಚರಣೆಗಳನ್ನು ಅನುಮತಿಸಲು ಪೈಪ್‌ಲೈನ್‌ನ ಆಳವನ್ನು ಹೆಚ್ಚಿಸಬಹುದು.


Assume the inputs are two normalized floating-point numbers, A and B.

ಇನ್‌ಪುಟ್‌ಗಳು ಎರಡು ಸಾಮಾನ್ಯೀಕರಿಸಿದ ಫ್ಲೋಟಿಂಗ್-ಪಾಯಿಂಟ್ ಸಂಖ್ಯೆಗಳಾಗಿವೆ ಎಂದು ಭಾವಿಸೋಣ, A ಮತ್ತು B.


ಎರಡು ಘಾತಾಂಕಗಳನ್ನು ಸೇರಿಸಿ.


The pipeline for the FP multiplier is shows in Fig 6.5.

FP ಗುಣಕಕ್ಕಾಗಿ ಪೈಪ್‌ಲೈನ್ ಅನ್ನು ಚಿತ್ರ 6.5 ರಲ್ಲಿ ತೋರಿಸಲಾಗಿದೆ.


The control of this functional unit is complex because the collision exists if a new operation is admitted into the pipeline while one or more operations are in progress.

ಈ ಕ್ರಿಯಾತ್ಮಕ ಘಟಕದ ನಿಯಂತ್ರಣವು ಸಂಕೀರ್ಣವಾಗಿದೆ ಏಕೆಂದರೆ ಒಂದು ಅಥವಾ ಹೆಚ್ಚಿನ ಕಾರ್ಯಾಚರಣೆಗಳು ಪ್ರಗತಿಯಲ್ಲಿರುವಾಗ ಹೊಸ ಕಾರ್ಯಾಚರಣೆಯನ್ನು ಪೈಪ್‌ಲೈನ್‌ಗೆ ಸೇರಿಸಿದರೆ ಘರ್ಷಣೆ ಉಂಟಾಗುತ್ತದೆ.


Assume the multiplication of significands takes 2 cycles to form partial products and 2 more cycles to add the partial products.

ಭಾಗಶಃ ಉತ್ಪನ್ನಗಳನ್ನು ರೂಪಿಸಲು ಮತ್ತು ಭಾಗಶಃ ಉತ್ಪನ್ನಗಳನ್ನು ಸೇರಿಸಲು ಗುಣಕಗಳ ಗುಣಾಕಾರವು 2 ಚಕ್ರಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತದೆ ಎಂದು ಭಾವಿಸೋಣ.


Trace compaction tries to move 3 and 5 to the point before the branch 3, so that these operations can be packed into a wide instruction.

ಟ್ರೇಸ್ ಕಾಂಪಾಕ್ಷನ್ 3 ಮತ್ತು 5 ನ್ನು ಬ್ರಾಂಚ್ 3 ಕ್ಕಿಂತ ಮೊದಲು ಸರಿಸಲು ಪ್ರಯತ್ನಿಸುತ್ತದೆ, ಇದರಿಂದ ಈ ಕಾರ್ಯಾಚರಣೆಗಳನ್ನು ವಿಶಾಲವಾದ ಸೂಚನೆಯೊಳಗೆ ಪ್ಯಾಕ್ ಮಾಡಬಹುದು.


In moving 3, the code in 4 will be affected if it used b[], since moving 3 will change the value of b[].

3 ಅನ್ನು ಚಲಿಸುವಾಗ, 4 ರಲ್ಲಿನ ಕೋಡ್ b[] ಅನ್ನು ಬಳಸಿದರೆ ಪರಿಣಾಮ ಬೀರುತ್ತದೆ, ಏಕೆಂದರೆ 3 ಅನ್ನು ಚಲಿಸುವುದರಿಂದ b[] ನ ಮೌಲ್ಯವು ಬದಲಾಗುತ್ತದೆ.


Therefore, to move 3, 4 must not read 3.

ಆದ್ದರಿಂದ, 3 ಅನ್ನು ಸರಿಸಲು, 4, 3 ಅನ್ನು ಓದಬಾರದು.


To move 5, c[] must be moved over 4, as 4 flow "into" the trace.

5 ಅನ್ನು ಸರಿಸಲು, c[] ಅನ್ನು 4 ರ ಮೇಲೆ ಸರಿಸಬೇಕು, ಏಕೆಂದರೆ 4 ಟ್ರೇಸ್ ಒಳಗೆ ಹರಿಯುತ್ತದೆ.


If 5 can be moved and the branch "out" is taken, 5 will be performed twice.

5 ಅನ್ನು ಸರಿಸಲು ಸಾಧ್ಯವಾದರೆ ಮತ್ತು "ಹೊರಗೆ" ಶಾಖೆಯನ್ನು ತೆಗೆದುಕೊಂಡರೆ, 5 ಅನ್ನು ಎರಡು ಬಾರಿ ನಿರ್ವಹಿಸಲಾಗುತ್ತದೆ.


Loop unrolling, and trace scheduling aim at increasing the amount of instruction level parallelism that can be exploited by a processor issuing more than one instruction on every clock cycle.

ಲೂಪ್ ಅನ್ರೋಲಿಂಗ್ ಮತ್ತು ಟ್ರೇಸ್ ಶೆಡ್ಯೂಲಿಂಗ್ ಪ್ರತಿ ಗಡಿಯಾರದ ಚಕ್ರದಲ್ಲಿ ಒಂದಕ್ಕಿಂತ ಹೆಚ್ಚು ಸೂಚನೆಯನ್ನು ನೀಡುವ ಪ್ರೊಸೆಸರ್‌ನಿಂದ ಬಳಸಿಕೊಳ್ಳಬಹುದಾದ ಸೂಚನಾ ಮಟ್ಟದ ಸಮಾನಾಂತರತೆಯ ಪ್ರಮಾಣವನ್ನು ಹೆಚ್ಚಿಸುವ ಗುರಿಯನ್ನು ಹೊಂದಿವೆ.


Speculative execution can improve the performance given that the resources are adequate.

ಸಂಪನ್ಮೂಲಗಳು ಸಾಕಷ್ಟಿದ್ದರೆ ಊಹಾತ್ಮಕ ಕಾರ್ಯಗತಗೊಳಿಸುವಿಕೆಯು ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸುಧಾರಿಸಬಹುದು.


In normal execution test cond jump if false :2 a = b + 1 jump :3 :2 a = c + 1 :3 continue

ಸಾಮಾನ್ಯ ಕಾರ್ಯಗತಗೊಳಿಸುವಿಕೆಯಲ್ಲಿ, cond ಅನ್ನು ಪರೀಕ್ಷಿಸಿ ತಪ್ಪು ಎಂದು ಜಂಪ್ ಮಾಡಿ :2 a = b + 1 ಜಂಪ್ :3 :2 a = c + 1 :3 ಮುಂದುವರಿಸಿ


Both instructions; a = b + 1, a = c + 1, are executed speculatively if enough resources are available.

ಎರಡೂ ಸೂಚನೆಗಳು; a = b + 1, a = c + 1, ಸಾಕಷ್ಟು ಸಂಪನ್ಮೂಲಗಳು ಲಭ್ಯವಿದ್ದರೆ ಊಹಾತ್ಮಕವಾಗಿ ಕಾರ್ಯಗತಗೊಳ್ಳುತ್ತವೆ.


One mechanism that is used in performing speculation is "predicate".

ಊಹಾಪೋಹವನ್ನು ನಿರ್ವಹಿಸುವಲ್ಲಿ ಬಳಸಲಾಗುವ ಒಂದು ಕಾರ್ಯವಿಧಾನವೆಂದರೆ "ಪ್ರೆಡಿಕೇಟ್".


Each instruction is tagged with a predicate field.

ಪ್ರತಿಯೊಂದು ಸೂಚನೆಯನ್ನು ಪ್ರೆಡಿಕೇಟ್ ಕ್ಷೇತ್ರದಿಂದ ಟ್ಯಾಗ್ ಮಾಡಲಾಗಿದೆ.


They are mutually exclusive, only one of them can be true.

ಅವು ಪರಸ್ಪರ ಪ್ರತ್ಯೇಕವಾಗಿವೆ, ಅವುಗಳಲ್ಲಿ ಒಂದನ್ನು ಮಾತ್ರ ನಿಜವೆಂದು ಪರಿಗಣಿಸಬಹುದು.


For load/store instructions, if execute speculatively may result in an exception.

ಲೋಡ್/ಸ್ಟೋರ್ ಸೂಚನೆಗಳಿಗಾಗಿ, ಊಹಾತ್ಮಕವಾಗಿ ಕಾರ್ಯಗತಗೊಳಿಸಿದರೆ ವಿನಾಯಿತಿ ಉಂಟಾಗಬಹುದು.


This can be accomplished by "hoising" the a = b[i] up before the test.

ಇದನ್ನು ಪರೀಕ್ಷಿಸುವ ಮೊದಲು a = b[i] ಅನ್ನು "ಹೋಯಿಂಗ್" ಮಾಡುವ ಮೂಲಕ ಸಾಧಿಸಬಹುದು.


The processor can execute two loads in parallel in cycle one and two.

ಪ್ರೊಸೆಸರ್ ಒಂದು ಮತ್ತು ಎರಡು ಚಕ್ರಗಳಲ್ಲಿ ಸಮಾನಾಂತರವಾಗಿ ಎರಡು ಲೋಡ್‌ಗಳನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸಬಹುದು.


The program branches out in cycle three if the ep2 == NIL, so all the instructions using ep2 before that point are speculative.

ep2 == NIL ಆಗಿದ್ದರೆ ಪ್ರೋಗ್ರಾಂ ಮೂರನೇ ಚಕ್ರದಲ್ಲಿ ಶಾಖೆಗಳನ್ನು ಮಾಡುತ್ತದೆ, ಆದ್ದರಿಂದ ಆ ಹಂತದ ಮೊದಲು ep2 ಅನ್ನು ಬಳಸುವ ಎಲ್ಲಾ ಸೂಚನೆಗಳು ಊಹಾತ್ಮಕವಾಗಿವೆ.


PowerPC601 can issue branch and floating-point instructions out of order.

PowerPC601 ಕ್ರಮಬದ್ಧವಾಗಿಲ್ಲದ ಶಾಖೆ ಮತ್ತು ಫ್ಲೋಟಿಂಗ್-ಪಾಯಿಂಟ್ ಸೂಚನೆಗಳನ್ನು ನೀಡಬಹುದು.


The Pentium has 5 stages pipeline , two integer units

ಪೆಂಟಿಯಮ್ 5 ಹಂತದ ಪೈಪ್‌ಲೈನ್ ಹೊಂದಿದೆ, ಎರಡು ಪೂರ್ಣಾಂಕ ಘಟಕಗಳು


The instructions that can be issued together must meet the following constraints:

ಒಟ್ಟಿಗೆ ನೀಡಬಹುದಾದ ಸೂಚನೆಗಳು ಈ ಕೆಳಗಿನ ನಿರ್ಬಂಧಗಳನ್ನು ಪೂರೈಸಬೇಕು:


The BTB is 4-way set associative cache with 256 lines.

BTB 256 ಸಾಲುಗಳೊಂದಿಗೆ 4-ದಾರಿ ಸೆಟ್ ಅಸೋಸಿಯೇಟಿವ್ ಸಂಗ್ರಹವಾಗಿದೆ.


The vector machine greatly reduces the dynamic instruction bandwidth.

ವೆಕ್ಟರ್ ಯಂತ್ರವು ಕ್ರಿಯಾತ್ಮಕ ಸೂಚನಾ ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಅನ್ನು ಬಹಳವಾಗಿ ಕಡಿಮೆ ಮಾಡುತ್ತದೆ.


In S1x every fadd must wait for fmul and every store must wait for the fadd.

S1x ನಲ್ಲಿ, ಪ್ರತಿ fadd fmul ಗಾಗಿ ಕಾಯಬೇಕು ಮತ್ತು ಪ್ರತಿ ಸಂಗ್ರಹಣೆಯು fadd ಗಾಗಿ ಕಾಯಬೇಕು.


On the vector machine, each vector instruction operates on all the vector elements independently.

ವೆಕ್ಟರ್ ಯಂತ್ರದಲ್ಲಿ, ಪ್ರತಿ ವೆಕ್ಟರ್ ಸೂಚನೆಯು ಎಲ್ಲಾ ವೆಕ್ಟರ್ ಅಂಶಗಳ ಮೇಲೆ ಸ್ವತಂತ್ರವಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ.


The execution time of S1v can be greatly reduced by using the technique called "chaining".

S1v ನ ಕಾರ್ಯಗತಗೊಳಿಸುವ ಸಮಯವನ್ನು "ಚೈನಿಂಗ್" ಎಂಬ ತಂತ್ರವನ್ನು ಬಳಸುವುದರ ಮೂಲಕ ಬಹಳವಾಗಿ ಕಡಿಮೆ ಮಾಡಬಹುದು.


To use the vector unit, the program must be "vectorised".

ವೆಕ್ಟರ್ ಘಟಕವನ್ನು ಬಳಸಲು, ಪ್ರೋಗ್ರಾಂ ಅನ್ನು "ವೆಕ್ಟರೈಸ್ಡ್" ಮಾಡಬೇಕು.


When the data lenght is not equal to vector length of a machine, the loop can be transformed into loop of vector operations.

ಡೇಟಾ ಉದ್ದವು ಯಂತ್ರದ ವೆಕ್ಟರ್ ಉದ್ದಕ್ಕೆ ಸಮನಾಗಿಲ್ಲದಿದ್ದಾಗ, ಲೂಪ್ ಅನ್ನು ವೆಕ್ಟರ್ ಕಾರ್ಯಾಚರಣೆಗಳ ಲೂಪ್ ಆಗಿ ಪರಿವರ್ತಿಸಬಹುದು.


A vector stride is the distance separate elements that are to be merge into a single vector.

ವೆಕ್ಟರ್ ಸ್ಟ್ರೈಡ್ ಎಂದರೆ ಒಂದೇ ವೆಕ್ಟರ್ ಆಗಿ ವಿಲೀನಗೊಳ್ಳಬೇಕಾದ ಪ್ರತ್ಯೇಕ ಅಂಶಗಳ ನಡುವಿನ ಅಂತರವಾಗಿದೆ.


This program can be vectorised to multiply each row of b by each column of c.

ಈ ಪ್ರೋಗ್ರಾಂ ಅನ್ನು b ಯ ಪ್ರತಿಯೊಂದು ಸಾಲನ್ನು c ಯ ಪ್ರತಿಯೊಂದು ಕಾಲಮ್‌ನಿಂದ ಗುಣಿಸಲು ವೆಕ್ಟರೈಸ್ ಮಾಡಬಹುದು.


For row major order c has a stride of 100, b has a stride of one.

ಸಾಲಿನ ಪ್ರಮುಖ ಕ್ರಮಕ್ಕಾಗಿ c 100 ರ ಸ್ಟ್ರೈಡ್ ಹೊಂದಿದೆ, b ಒಂದರ ಸ್ಟ್ರೈಡ್ ಹೊಂದಿದೆ.


ಎಲ್ಲಾ ಲೂಪ್‌ಗಳನ್ನು ವೆಕ್ಟರೈಸ್ ಮಾಡಲು ಸಾಧ್ಯವಿಲ್ಲ.


This is because in the loop the computation used the value of an earlier iteration.

ಏಕೆಂದರೆ ಲೂಪ್‌ನಲ್ಲಿ ಲೆಕ್ಕಾಚಾರವು ಹಿಂದಿನ ಪುನರಾವರ್ತನೆಯ ಮೌಲ್ಯವನ್ನು ಬಳಸಿದೆ.


When there are conditionals inside loops or the matrix is sparsed, programs can not be vectorised.

ಲೂಪ್‌ಗಳಲ್ಲಿ ಷರತ್ತುಬದ್ಧತೆಗಳಿದ್ದಾಗ ಅಥವಾ ಮ್ಯಾಟ್ರಿಕ್ಸ್ ವಿರಳವಾಗಿದ್ದಾಗ, ಪ್ರೋಗ್ರಾಂಗಳನ್ನು ವೆಕ್ಟರೈಸ್ ಮಾಡಲು ಸಾಧ್ಯವಿಲ್ಲ.


The inner loop can be vectorised if we can selectively run it for the element which a(i) != 0.

a(i) != 0 ಆಗಿರುವ ಅಂಶಕ್ಕಾಗಿ ನಾವು ಆಯ್ದವಾಗಿ ರನ್ ಮಾಡಿದರೆ ಆಂತರಿಕ ಲೂಪ್ ಅನ್ನು ವೆಕ್ಟರೈಸ್ ಮಾಡಬಹುದು.


ಈ ಲೂಪ್ ವಿರಳ ಮ್ಯಾಟ್ರಿಕ್ಸ್ ಅನ್ನು ಒಳಗೊಂಡಿದೆ.


Reduction is a loop that reduces an array to a single value by repeated application of an operation.

ಕಡಿತವು ಒಂದು ಕಾರ್ಯಾಚರಣೆಯನ್ನು ಪುನರಾವರ್ತಿತವಾಗಿ ಅನ್ವಯಿಸುವ ಮೂಲಕ ಒಂದು ಶ್ರೇಣಿಯನ್ನು ಒಂದೇ ಮೌಲ್ಯಕ್ಕೆ ಇಳಿಸುವ ಲೂಪ್ ಆಗಿದೆ.


If we split the loop to separate out the vectorisable part.

ನಾವು ವೆಕ್ಟರೈಸ್ ಮಾಡಬಹುದಾದ ಭಾಗವನ್ನು ಪ್ರತ್ಯೇಕಿಸಲು ಲೂಪ್ ಅನ್ನು ವಿಭಜಿಸಿದರೆ.


The time to complete a vector operation depends on vector start up time.

ವೆಕ್ಟರ್ ಕಾರ್ಯಾಚರಣೆಯನ್ನು ಪೂರ್ಣಗೊಳಿಸಲು ತೆಗೆದುಕೊಳ್ಳುವ ಸಮಯವು ವೆಕ್ಟರ್ ಪ್ರಾರಂಭದ ಸಮಯವನ್ನು ಅವಲಂಬಿಸಿರುತ್ತದೆ.


Sustained rate is the time per element for a set of vector operations.

ಸತತ ದರ ಎಂದರೆ ವೆಕ್ಟರ್ ಕಾರ್ಯಾಚರಣೆಗಳ ಗುಂಪಿಗೆ ಪ್ರತಿ ಅಂಶಕ್ಕೆ ಸಮಯ.


The equation for execution time of a vector loop with n elements.

n ಅಂಶಗಳೊಂದಿಗೆ ವೆಕ್ಟರ್ ಲೂಪ್‌ನ ಕಾರ್ಯಗತಗೊಳಿಸುವ ಸಮಯದ ಸಮೀಕರಣ.


The peak performance is the performance without the start-up overhead.

ಗರಿಷ್ಠ ಕಾರ್ಯಕ್ಷಮತೆ ಎಂದರೆ ಪ್ರಾರಂಭದ ಓವರ್‌ಹೆಡ್ ಇಲ್ಲದ ಕಾರ್ಯಕ್ಷಮತೆ.


The cache memory stores values that are 'temporally related'.

ಕ್ಯಾಶ್ ಮೆಮೊರಿ ಮೌಲ್ಯಗಳನ್ನು ಸಂಗ್ರಹಿಸುತ್ತದೆ, ಅದು 'ತಾತ್ಕಾಲಿಕವಾಗಿ ಸಂಬಂಧಿಸಿದೆ'.


The working set of an application is the amount of memory the application requires in a period of time.

ಒಂದು ಅಪ್ಲಿಕೇಶನ್‌ನ ಕೆಲಸದ ಸೆಟ್ ಎಂದರೆ ಅಪ್ಲಿಕೇಶನ್‌ಗೆ ಒಂದು ನಿರ್ದಿಷ್ಟ ಅವಧಿಯಲ್ಲಿ ಅಗತ್ಯವಿರುವ ಮೆಮೊರಿಯ ಪ್ರಮಾಣ.


ಇದು ಸಮಯಕ್ಕೆ ತಕ್ಕಂತೆ ಬದಲಾಗುತ್ತದೆ.


When the processor attempts to fetch a word from main memory, the word is supplied from the cache if it is resident there.

ಪ್ರೊಸೆಸರ್ ಮುಖ್ಯ ಮೆಮೊರಿಯಿಂದ ಪದವನ್ನು ತರಲು ಪ್ರಯತ್ನಿಸಿದಾಗ, ಅದು ಅಲ್ಲಿ ನೆಲೆಗೊಂಡಿದ್ದರೆ ಕ್ಯಾಶ್‌ನಿಂದ ಪದವನ್ನು ಸರಬರಾಜು ಮಾಡಲಾಗುತ್ತದೆ.


If not the word is supplied from main memory, but the cache is also loaded with a block of words including the one requested.

ಇಲ್ಲದಿದ್ದರೆ, ಪದವನ್ನು ಮುಖ್ಯ ಮೆಮೊರಿಯಿಂದ ಸರಬರಾಜು ಮಾಡಲಾಗುತ್ತದೆ, ಆದರೆ ವಿನಂತಿಸಿದ ಒಂದನ್ನು ಒಳಗೊಂಡಂತೆ ಪದಗಳ ಬ್ಲಾಕ್‌ನೊಂದಿಗೆ ಕ್ಯಾಶ್ ಅನ್ನು ಸಹ ಲೋಡ್ ಮಾಡಲಾಗುತ್ತದೆ.


Thus, subsequent accesses to the same word can be handled at the cache speed.

ಆದ್ದರಿಂದ, ಅದೇ ಪದಕ್ಕೆ ನಂತರದ ಪ್ರವೇಶಗಳನ್ನು ಕ್ಯಾಶ್ ವೇಗದಲ್ಲಿ ನಿರ್ವಹಿಸಬಹುದು.


Let h, the cache hit ratio, be the fraction of the references to main memory that can be found in the cache.

ಕ್ಯಾಶ್ ಹಿಟ್ ಅನುಪಾತ, h ಅನ್ನು ಮುಖ್ಯ ಮೆಮೊರಿಗೆ ಉಲ್ಲೇಖಗಳ ಭಾಗವಾಗಿ ಕ್ಯಾಶ್‌ನಲ್ಲಿ ಕಂಡುಹಿಡಿಯಬಹುದು.


The speed up due to cache is c m c T T S / 

ಕ್ಯಾಶ್‌ನಿಂದಾಗಿ ವೇಗವರ್ಧನೆಯು c m c T T S /  ಆಗಿದೆ


Let express the speed up in term of hit ratio

ಹಿಟ್ ಅನುಪಾತದ ದೃಷ್ಟಿಯಿಂದ ವೇಗವರ್ಧನೆಯನ್ನು ವ್ಯಕ್ತಪಡಿಸೋಣ


Thus, if h = 1/2 we can not achieve a speed up of more than 2.

ಆದ್ದರಿಂದ, h = 1/2 ಆಗಿದ್ದರೆ ನಾವು 2 ಕ್ಕಿಂತ ಹೆಚ್ಚು ವೇಗವನ್ನು ಸಾಧಿಸಲು ಸಾಧ್ಯವಿಲ್ಲ.


ಚಿತ್ರವು ಗರಿಷ್ಠ S c ವಿರುದ್ಧ h ಅನ್ನು ತೋರಿಸುತ್ತದೆ.


We want to compare two size of cache memory, 512 K bytes and 1 M bytes.

ನಾವು ಕ್ಯಾಶ್ ಮೆಮೊರಿಯ ಎರಡು ಗಾತ್ರಗಳನ್ನು ಹೋಲಿಸಲು ಬಯಸುತ್ತೇವೆ, 512 ಕೆ ಬೈಟ್‌ಗಳು ಮತ್ತು 1 ಎಂ ಬೈಟ್‌ಗಳು.


Let the average hit ratio of 512 K bytes cache be 0.93 and the average hit ratio of 1 M bytes cache be 0.97.

512 ಕೆ ಬೈಟ್‌ಗಳ ಕ್ಯಾಶ್‌ನ ಸರಾಸರಿ ಹಿಟ್ ಅನುಪಾತವು 0.93 ಮತ್ತು 1 ಎಂ ಬೈಟ್‌ಗಳ ಕ್ಯಾಶ್‌ನ ಸರಾಸರಿ ಹಿಟ್ ಅನುಪಾತವು 0.97 ಆಗಿರಲಿ.


Thus, adding 512 K bytes to the cache achieved a system speed up improvement of 24.0

ಆದ್ದರಿಂದ, ಕ್ಯಾಶ್‌ಗೆ 512 ಕೆ ಬೈಟ್‌ಗಳನ್ನು ಸೇರಿಸುವುದರಿಂದ ಸಿಸ್ಟಮ್ ವೇಗವರ್ಧನೆಯು 24.0 ರಷ್ಟು ಸುಧಾರಣೆಯನ್ನು ಸಾಧಿಸಿದೆ.


This 24 percent improvement could be a good return on relatively small investment.

ಈ 24 ಪ್ರತಿಶತದಷ್ಟು ಸುಧಾರಣೆಯು ತುಲನಾತ್ಮಕವಾಗಿ ಸಣ್ಣ ಹೂಡಿಕೆಯ ಮೇಲೆ ಉತ್ತಮ ಆದಾಯವನ್ನು ನೀಡಬಹುದು.


We want to assess how much a cache contribute to the performance of a system.

ಕ್ಯಾಶ್ ಸಿಸ್ಟಮ್‌ನ ಕಾರ್ಯಕ್ಷಮತೆಗೆ ಎಷ್ಟು ಕೊಡುಗೆ ನೀಡುತ್ತದೆ ಎಂಬುದನ್ನು ನಾವು ನಿರ್ಣಯಿಸಲು ಬಯಸುತ್ತೇವೆ.


Assume a cache miss penalty is 50 clock cycles, all instructions take 2 clock cycles (not take into account the caches miss), the miss rate is 2%.

ಕ್ಯಾಶ್ ಮಿಸ್ ದಂಡವು 50 ಗಡಿಯಾರ ಚಕ್ರಗಳು ಎಂದು ಭಾವಿಸೋಣ, ಎಲ್ಲಾ ಸೂಚನೆಗಳು 2 ಗಡಿಯಾರ ಚಕ್ರಗಳನ್ನು ತೆಗೆದುಕೊಳ್ಳುತ್ತವೆ (ಕ್ಯಾಶ್ ಮಿಸ್ ಅನ್ನು ಗಣನೆಗೆ ತೆಗೆದುಕೊಳ್ಳಬೇಡಿ), ಮಿಸ್ ದರವು 2%.


There is an average of 1.33 memory references per instruction.

ಪ್ರತಿ ಸೂಚನೆಗೆ ಸರಾಸರಿ 1.33 ಮೆಮೊರಿ ಉಲ್ಲೇಖಗಳಿವೆ.


What is the impact on performance when taking cache behaviour into consideration?

ಕ್ಯಾಶ್ ನಡವಳಿಕೆಯನ್ನು ಗಣನೆಗೆ ತೆಗೆದುಕೊಂಡಾಗ ಕಾರ್ಯಕ್ಷಮತೆಯ ಮೇಲಿನ ಪರಿಣಾಮವೇನು?


We start with the definition of performance Performance = how fast a processor finishes its job execution time = number of instruction used  cycle per instruction  cycle time

ನಾವು ಕಾರ್ಯಕ್ಷಮತೆಯ ವ್ಯಾಖ್ಯಾನದೊಂದಿಗೆ ಪ್ರಾರಂಭಿಸುತ್ತೇವೆ ಕಾರ್ಯಕ್ಷಮತೆ = ಪ್ರೊಸೆಸರ್ ಎಷ್ಟು ವೇಗವಾಗಿ ತನ್ನ ಕೆಲಸವನ್ನು ಮುಗಿಸುತ್ತದೆ ಕಾರ್ಯಗತಗೊಳಿಸುವ ಸಮಯ = ಬಳಸಿದ ಸೂಚನೆಗಳ ಸಂಖ್ಯೆ  ಪ್ರತಿ ಸೂಚನೆಗೆ ಚಕ್ರ  ಚಕ್ರ ಸಮಯ


To improve the speed of execution, 2 top elements on the stack can be cached into registers.

ಕಾರ್ಯಗತಿಯ ವೇಗವನ್ನು ಸುಧಾರಿಸಲು, ಸ್ಟ್ಯಾಕ್‌ನಲ್ಲಿರುವ 2 ಮೇಲಿನ ಅಂಶಗಳನ್ನು ರೆಜಿಸ್ಟರ್‌ಗಳಲ್ಲಿ ಸಂಗ್ರಹಿಸಬಹುದು.


This will reduce the amount of data movement in the stack.

ಇದು ಸ್ಟ್ಯಾಕ್‌ನಲ್ಲಿ ಡೇಟಾ ಚಲನೆಯ ಪ್ರಮಾಣವನ್ನು ಕಡಿಮೆ ಮಾಡುತ್ತದೆ.


The register A and B can be used for this purpose.

ಈ ಉದ್ದೇಶಕ್ಕಾಗಿ ರೆಜಿಸ್ಟರ್ ಎ ಮತ್ತು ಬಿ ಗಳನ್ನು ಬಳಸಬಹುದು.


If the top 2 elements are cached (stored) in the register A and B, the data movement will be reduced to one.

ಮೇಲಿನ 2 ಅಂಶಗಳನ್ನು ರೆಜಿಸ್ಟರ್ ಎ ಮತ್ತು ಬಿ ಯಲ್ಲಿ ಸಂಗ್ರಹಿಸಿದರೆ, ಡೇಟಾ ಚಲನೆಯನ್ನು ಒಂದಕ್ಕೆ ಇಳಿಸಲಾಗುತ್ತದೆ.


By caching some elements to registers, the registers are considered a part of the stack.

ಕೆಲವು ಅಂಶಗಳನ್ನು ರೆಜಿಸ್ಟರ್‌ಗಳಿಗೆ ಸಂಗ್ರಹಿಸುವ ಮೂಲಕ, ರೆಜಿಸ್ಟರ್‌ಗಳನ್ನು ಸ್ಟ್ಯಾಕ್‌ನ ಭಾಗವೆಂದು ಪರಿಗಣಿಸಲಾಗುತ್ತದೆ.


Push x performs push B B = A A = x and Pop x performs x = A A = B pop B.

ಪುಶ್ x ಪುಶ್ ಬಿ ಬಿ = ಎ ಎ = x ಅನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ ಮತ್ತು ಪಾಪ್ x x = ಎ ಎ = ಬಿ ಪಾಪ್ ಬಿ ಅನ್ನು ನಿರ್ವಹಿಸುತ್ತದೆ.


As data movement between registers is faster than accessing the stack, the use of caching will improve the speed of execution for binary operations.

ರೆಜಿಸ್ಟರ್‌ಗಳ ನಡುವಿನ ಡೇಟಾ ಚಲನೆಯು ಸ್ಟ್ಯಾಕ್ ಅನ್ನು ಪ್ರವೇಶಿಸುವುದಕ್ಕಿಂತ ವೇಗವಾಗಿರುವುದರಿಂದ, ಸಂಗ್ರಹಣೆಯನ್ನು ಬಳಸುವುದು ಬೈನರಿ ಕಾರ್ಯಾಚರಣೆಗಳ ಕಾರ್ಯಗತಿಯ ವೇಗವನ್ನು ಸುಧಾರಿಸುತ್ತದೆ.


To illustrate a concrete example of a stack machine, the R1 virtual machine will be discussed.

ಸ್ಟ್ಯಾಕ್ ಯಂತ್ರದ ಒಂದು ನಿರ್ದಿಷ್ಟ ಉದಾಹರಣೆಯನ್ನು ವಿವರಿಸಲು, ಆರ್ 1 ವರ್ಚುವಲ್ ಯಂತ್ರವನ್ನು ಚರ್ಚಿಸಲಾಗುವುದು.


The R1 is a stack-based instruction set which is an architectural neutral byte code aims to be portable and reasonably efficient across many platforms.

ಆರ್ 1 ಒಂದು ಸ್ಟ್ಯಾಕ್-ಆಧಾರಿತ ಸೂಚನಾ ಸೆಟ್ ಆಗಿದ್ದು, ಇದು ವಾಸ್ತುಶಿಲ್ಪದ ತಟಸ್ಥ ಬೈಟ್ ಕೋಡ್ ಆಗಿದ್ದು, ಅನೇಕ ಪ್ಲಾಟ್‌ಫಾರ್ಮ್‌ಗಳಲ್ಲಿ ಪೋರ್ಟಬಲ್ ಮತ್ತು ಸಮಂಜಸವಾಗಿ ಪರಿಣಾಮಕಾರಿಯಾಗಿರಲು ಗುರಿಯನ್ನು ಹೊಂದಿದೆ.


The R1 is intended to be a virtual machine for the purpose of controlling real-time devices.

ಆರ್ 1 ನೈಜ-ಸಮಯದ ಸಾಧನಗಳನ್ನು ನಿಯಂತ್ರಿಸುವ ಉದ್ದೇಶಕ್ಕಾಗಿ ವರ್ಚುವಲ್ ಯಂತ್ರವಾಗಿರಲು ಉದ್ದೇಶಿಸಲಾಗಿದೆ.


It provides the support for concurrency control and protection of shared resources including real-time facilities such as clock and time-out.

ಇದು ಗಡಿಯಾರ ಮತ್ತು ಸಮಯ ಮೀರುವಿಕೆಯಂತಹ ನೈಜ-ಸಮಯದ ಸೌಲಭ್ಯಗಳನ್ನು ಒಳಗೊಂಡಂತೆ ಹಂಚಿದ ಸಂಪನ್ಮೂಲಗಳ ಏಕಕಾಲಿಕ ನಿಯಂತ್ರಣ ಮತ್ತು ರಕ್ಷಣೆಗೆ ಬೆಂಬಲವನ್ನು ಒದಗಿಸುತ್ತದೆ.


The interpreter for R1 is an abstract machine which execute the byte code, providing the multi-task environment for the target machine.

ಆರ್ 1 ಗಾಗಿನ ಇಂಟರ್‌ಪ್ರಿಟರ್ ಒಂದು ಅಮೂರ್ತ ಯಂತ್ರವಾಗಿದ್ದು, ಇದು ಬೈಟ್ ಕೋಡ್ ಅನ್ನು ಕಾರ್ಯಗತಗೊಳಿಸುತ್ತದೆ, ಇದು ಗುರಿ ಯಂತ್ರಕ್ಕಾಗಿ ಬಹು-ಕಾರ್ಯ ಪರಿಸರವನ್ನು ಒದಗಿಸುತ್ತದೆ.


The reason for choosing stack-based ISA is the compactness of code size and the ease of implementation.

ಸ್ಟ್ಯಾಕ್-ಆಧಾರಿತ ಐಎಸ್ಎ ಅನ್ನು ಆಯ್ಕೆ ಮಾಡಲು ಕಾರಣವೆಂದರೆ ಕೋಡ್ ಗಾತ್ರದ ಕಾಂಪ್ಯಾಕ್ಟ್‌ನೆಸ್ ಮತ್ತು ಅನುಷ್ಠಾನದ ಸುಲಭತೆ.


The instructions can be categorised into 6 groups.

ಸೂಚನೆಗಳನ್ನು 6 ಗುಂಪುಗಳಾಗಿ ವರ್ಗೀಕರಿಸಬಹುದು.


Load/store local instructions access to local variables.

ಲೋಡ್/ಸ್ಟೋರ್ ಸ್ಥಳೀಯ ಸೂಚನೆಗಳು ಸ್ಥಳೀಯ ಅಸ್ಥಿರಗಳನ್ನು ಪ್ರವೇಶಿಸುತ್ತವೆ.


Control flow instructions include jump, conditional jump, call and return.

ನಿಯಂತ್ರಣ ಹರಿವಿನ ಸೂಚನೆಗಳು ಜಂಪ್, ಷರತ್ತುಬದ್ಧ ಜಂಪ್, ಕರೆ ಮತ್ತು ರಿಟರ್ನ್ ಅನ್ನು ಒಳಗೊಂಡಿವೆ.


Table 9.1 below shows the instruction set and its encoding.

ಕೆಳಗಿನ ಕೋಷ್ಟಕ 9.1 ಸೂಚನಾ ಸೆಟ್ ಮತ್ತು ಅದರ ಎನ್‌ಕೋಡಿಂಗ್ ಅನ್ನು ತೋರಿಸುತ್ತದೆ.


ಆಪ್ಕೋಡ್ ಒಂದು ಬೈಟ್ ಆಗಿದೆ.


There are three instruction formats: zero-operand, one-operand and two-operand.

ಮೂರು ಸೂಚನಾ ಸ್ವರೂಪಗಳಿವೆ: ಶೂನ್ಯ-ಆಪರೇಂಡ್, ಒಂದು-ಆಪರೇಂಡ್ ಮತ್ತು ಎರಡು-ಆಪರೇಂಡ್.


All arithmetic and logical instructions are zero-operand.

ಎಲ್ಲಾ ಅಂಕಗಣಿತ ಮತ್ತು ತಾರ್ಕಿಕ ಸೂಚನೆಗಳು ಶೂನ್ಯ-ಆಪರೇಂಡ್ ಆಗಿವೆ.


ಪ್ರತಿಯೊಂದು ಹಂತಕ್ಕೂ ಸೂತ್ರ ಒಂದೇ ಆಗಿರುತ್ತದೆ.


We assume the following parameters: D = 100, G = 10.

ನಾವು ಈ ಕೆಳಗಿನ ನಿಯತಾಂಕಗಳನ್ನು ಊಹಿಸುತ್ತೇವೆ: D = 100, G = 10.


To compare the performance, the following parameters are considered.

ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಹೋಲಿಸಲು, ಕೆಳಗಿನ ನಿಯತಾಂಕಗಳನ್ನು ಪರಿಗಣಿಸಲಾಗುತ್ತದೆ.


ಇದು ಹೆಚ್ಚುವರಿ ಚೆಕ್ ಡಿಸ್ಕ್‌ಗಳ ವೆಚ್ಚವಾಗಿದೆ.


It is measured by the number of reads and writes per second.

ಇದನ್ನು ಪ್ರತಿ ಸೆಕೆಂಡಿಗೆ ಓದುವಿಕೆ ಮತ್ತು ಬರೆಯುವ ಸಂಖ್ಯೆಯಿಂದ ಅಳೆಯಲಾಗುತ್ತದೆ.


During large transfers, all disks in a group act as a single unit.

ದೊಡ್ಡ ವರ್ಗಾವಣೆಗಳ ಸಮಯದಲ್ಲಿ, ಗುಂಪಿನಲ್ಲಿರುವ ಎಲ್ಲಾ ಡಿಸ್ಕ್‌ಗಳು ಒಂದೇ ಘಟಕವಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತವೆ.


Each disk in a group can act independently.

ಗುಂಪಿನಲ್ಲಿರುವ ಪ್ರತಿಯೊಂದು ಡಿಸ್ಕ್ ಸ್ವತಂತ್ರವಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸಬಹುದು.


When many arms on different disks seek to the same track, the average seek and rotate time will be larger.

ವಿವಿಧ ಡಿಸ್ಕ್‌ಗಳಲ್ಲಿನ ಅನೇಕ ತೋಳುಗಳು ಒಂದೇ ಟ್ರ್ಯಾಕ್‌ಗಾಗಿ ಹುಡುಕಿದಾಗ, ಸರಾಸರಿ ಹುಡುಕಾಟ ಮತ್ತು ತಿರುಗುವ ಸಮಯವು ಹೆಚ್ಚಾಗುತ್ತದೆ.


With synchronous disks, there is no slow down.

ಸಿಂಕ್ರೊನಸ್ ಡಿಸ್ಕ್‌ಗಳೊಂದಿಗೆ, ನಿಧಾನವಾಗುವುದಿಲ್ಲ.


Figure 11.3 summarises the performance parameters of all RAID levels.

ಚಿತ್ರ 11.3 ಎಲ್ಲಾ RAID ಹಂತಗಳ ಕಾರ್ಯಕ್ಷಮತೆ ನಿಯತಾಂಕಗಳನ್ನು ಸಂಕ್ಷಿಪ್ತಗೊಳಿಸುತ್ತದೆ.


To achieve reliability and performance, the RAID starts with mirrored disks.

ವಿಶ್ವಾಸಾರ್ಹತೆ ಮತ್ತು ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸಾಧಿಸಲು, RAID ಮಿರರ್ಡ್ ಡಿಸ್ಕ್‌ಗಳೊಂದಿಗೆ ಪ್ರಾರಂಭವಾಗುತ್ತದೆ.


The highest performance per disk comes from either Level 1 or Level 5.

ಪ್ರತಿ ಡಿಸ್ಕ್‌ನ ಅತ್ಯಧಿಕ ಕಾರ್ಯಕ್ಷಮತೆ ಲೆವೆಲ್ 1 ಅಥವಾ ಲೆವೆಲ್ 5 ರಿಂದ ಬರುತ್ತದೆ.


The processor and memory are connected to input/output devices via I/O modules.

ಪ್ರೊಸೆಸರ್ ಮತ್ತು ಮೆಮೊರಿಯನ್ನು I/O ಮಾಡ್ಯೂಲ್‌ಗಳ ಮೂಲಕ ಇನ್‌ಪುಟ್/ಔಟ್‌ಪುಟ್ ಸಾಧನಗಳಿಗೆ ಸಂಪರ್ಕಿಸಲಾಗಿದೆ.


Peripherals do not connect directly to the system bus.

ಪರಿಧಮನಿಗಳು ನೇರವಾಗಿ ಸಿಸ್ಟಮ್ ಬಸ್‌ಗೆ ಸಂಪರ್ಕಗೊಳ್ಳುವುದಿಲ್ಲ.


Each device has an identifier and it is used to communicate with the I/O controller.

ಪ್ರತಿಯೊಂದು ಸಾಧನವು ಗುರುತಿಸುವಿಕೆಯನ್ನು ಹೊಂದಿದೆ ಮತ್ತು ಇದನ್ನು I/O ನಿಯಂತ್ರಕದೊಂದಿಗೆ ಸಂವಹನ ನಡೆಸಲು ಬಳಸಲಾಗುತ್ತದೆ.


The CPU interrogates the I/O module to check the status of the device.

ಸಾಧನದ ಸ್ಥಿತಿಯನ್ನು ಪರಿಶೀಲಿಸಲು CPU I/O ಮಾಡ್ಯೂಲ್ ಅನ್ನು ಪ್ರಶ್ನಿಸುತ್ತದೆ.


The CPU delegates the I/O operation to the DMA module.

CPU I/O ಕಾರ್ಯಾಚರಣೆಯನ್ನು DMA ಮಾಡ್ಯೂಲ್‌ಗೆ ನಿಯೋಜಿಸುತ್ತದೆ.


The evolution of I/O functions started from a simple control of CPU.

I/O ಕಾರ್ಯಗಳ ವಿಕಸನವು CPU ಯ ಸರಳ ನಿಯಂತ್ರಣದಿಂದ ಪ್ರಾರಂಭವಾಯಿತು.


The future of computer architecture ties closely with the advancement of microelectronics.

ಕಂಪ್ಯೂಟರ್ ಆರ್ಕಿಟೆಕ್ಚರ್‌ನ ಭವಿಷ್ಯವು ಮೈಕ್ರೋಎಲೆಕ್ಟ್ರಾನಿಕ್ಸ್‌ನ ಪ್ರಗತಿಯೊಂದಿಗೆ ನಿಕಟ ಸಂಬಂಧ ಹೊಂದಿದೆ.


A new compiler technology is required to extract parallelism from code.

ಕೋಡ್‌ನಿಂದ ಸಮಾನಾಂತರತೆಯನ್ನು ಹೊರತೆಗೆಯಲು ಹೊಸ ಕಂಪೈಲರ್ ತಂತ್ರಜ್ಞಾನದ ಅಗತ್ಯವಿದೆ.


The DRAM became very successful, because of its low bit cost and high density.

ಡಿರಾಮ್ ಅದರ ಕಡಿಮೆ ಬಿಟ್ ವೆಚ್ಚ ಮತ್ತು ಹೆಚ್ಚಿನ ಸಾಂದ್ರತೆಯ ಕಾರಣದಿಂದಾಗಿ ಬಹಳ ಯಶಸ್ವಿಯಾಯಿತು.


A DRAM is characterised by its access time and its cycle time.

ಡಿರಾಮ್ ಅನ್ನು ಅದರ ಪ್ರವೇಶ ಸಮಯ ಮತ್ತು ಅದರ ಚಕ್ರ ಸಮಯದಿಂದ ನಿರೂಪಿಸಲಾಗಿದೆ.


The memory cell consisted of storage capacitor and selection transistor.

ಮೆಮೊರಿ ಸೆಲ್ ಸಂಗ್ರಹಣಾ ಕೆಪಾಸಿಟರ್ ಮತ್ತು ಆಯ್ಕೆ ಟ್ರಾನ್ಸಿಸ್ಟರ್ ಅನ್ನು ಒಳಗೊಂಡಿತ್ತು.


The row and column address inputs are usually multiplexed to minimize the number of pins in the DRAM package.

ಸಾಮಾನ್ಯವಾಗಿ ಡಿರಾಮ್ ಪ್ಯಾಕೇಜ್‌ನಲ್ಲಿ ಪಿನ್‌ಗಳ ಸಂಖ್ಯೆಯನ್ನು ಕಡಿಮೆ ಮಾಡಲು ಸಾಲು ಮತ್ತು ಕಾಲಮ್ ವಿಳಾಸ ಇನ್‌ಪುಟ್‌ಗಳನ್ನು ಮಲ್ಟಿಪ್ಲೆಕ್ಸ್ ಮಾಡಲಾಗುತ್ತದೆ.


Since the read operation is destructive, the data must be written back to the memory cells in parallel with the column access.

ಓದುವ ಕಾರ್ಯಾಚರಣೆಯು ವಿನಾಶಕಾರಕವಾಗಿರುವುದರಿಂದ, ಡೇಟಾವನ್ನು ಕಾಲಮ್ ಪ್ರವೇಶದೊಂದಿಗೆ ಸಮಾನಾಂತರವಾಗಿ ಮೆಮೊರಿ ಕೋಶಗಳಿಗೆ ಹಿಂತಿರುಗಿಸಬೇಕು.


The limitation in performance of DRAM involves two aspects: the latency and cycle time in the row access and the data rate in the column access.

ಡಿರಾಮ್‌ನ ಕಾರ್ಯಕ್ಷಮತೆಯ ಮಿತಿಯು ಎರಡು ಅಂಶಗಳನ್ನು ಒಳಗೊಂಡಿದೆ: ಸಾಲು ಪ್ರವೇಶದಲ್ಲಿ ಲೇಟೆನ್ಸಿ ಮತ್ತು ಚಕ್ರ ಸಮಯ ಮತ್ತು ಕಾಲಮ್ ಪ್ರವೇಶದಲ್ಲಿ ಡೇಟಾ ದರ.


For faster data rate, EDO (extended data out) DRAMs improve the data rate for column access by adding an extra pipeline stage in the output buffer.

ವೇಗವಾಗಿ ಡೇಟಾ ದರಕ್ಕಾಗಿ, EDO (ವಿಸ್ತೃತ ಡೇಟಾ ಔಟ್) ಡಿರಾಮ್‌ಗಳು ಔಟ್‌ಪುಟ್ ಬಫರ್‌ನಲ್ಲಿ ಹೆಚ್ಚುವರಿ ಪೈಪ್‌ಲೈನ್ ಹಂತವನ್ನು ಸೇರಿಸುವ ಮೂಲಕ ಕಾಲಮ್ ಪ್ರವೇಶಕ್ಕಾಗಿ ಡೇಟಾ ದರವನ್ನು ಸುಧಾರಿಸುತ್ತದೆ.


The data rate was improved using pipelining the data path or prefetching data bits over wider data lines.

ಡೇಟಾ ಮಾರ್ಗವನ್ನು ಪೈಪ್‌ಲೈನ್ ಮಾಡುವ ಮೂಲಕ ಅಥವಾ ವಿಶಾಲ ಡೇಟಾ ಮಾರ್ಗಗಳ ಮೇಲೆ ಡೇಟಾ ಬಿಟ್‌ಗಳನ್ನು ಪೂರ್ವ-ಪಡೆಯುವ ಮೂಲಕ ಡೇಟಾ ದರವನ್ನು ಸುಧಾರಿಸಲಾಗಿದೆ.


The peak data rate for a 16-Mbit SDRAM with  16 I/O operating at 66 MHz is 1.1 Gbps (133 Mbytes/second) per chip.

66 MHz ನಲ್ಲಿ ಕಾರ್ಯನಿರ್ವಹಿಸುವ  16 I/O ಹೊಂದಿರುವ 16-Mbit SDRAM ಗಾಗಿ ಗರಿಷ್ಠ ಡೇಟಾ ದರವು ಪ್ರತಿ ಚಿಪ್‌ಗೆ 1.1 Gbps (133 Mbytes/second) ಆಗಿದೆ.


For faster random access, the performance near SRAM level is achieved by integrating a small amount of SRAM as cache or using multiple banks of DRAM.

ವೇಗವಾಗಿ ಯಾದೃಚ್ಛಿಕ ಪ್ರವೇಶಕ್ಕಾಗಿ, SRAM ಮಟ್ಟದ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಸಣ್ಣ ಪ್ರಮಾಣದ SRAM ಅನ್ನು ಸಂಗ್ರಹವಾಗಿ ಸಂಯೋಜಿಸುವ ಮೂಲಕ ಅಥವಾ ಡಿರಾಮ್‌ನ ಬಹು ಬ್ಯಾಂಕ್‌ಗಳನ್ನು ಬಳಸುವ ಮೂಲಕ ಸಾಧಿಸಲಾಗುತ್ತದೆ.


Video RAM (VRAM) realised concurrent dual port access by multiplexing the data in the DRAM array.

ವೀಡಿಯೊ RAM (VRAM) ಡಿರಾಮ್ ಶ್ರೇಣಿಯಲ್ಲಿ ಡೇಟಾವನ್ನು ಮಲ್ಟಿಪ್ಲೆಕ್ಸ್ ಮಾಡುವ ಮೂಲಕ ಏಕಕಾಲಿಕ ಡ್ಯುಯಲ್ ಪೋರ್ಟ್ ಪ್ರವೇಶವನ್ನು ಅರಿತುಕೊಂಡಿದೆ.


The performance of a computer system can be associated with memory system bandwidth and memory system capacity.

ಕಂಪ್ಯೂಟರ್ ಸಿಸ್ಟಮ್‌ನ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಮೆಮೊರಿ ಸಿಸ್ಟಮ್ ಬ್ಯಾಂಡ್‌ವಿಡ್ತ್ ಮತ್ತು ಮೆಮೊರಿ ಸಿಸ್ಟಮ್ ಸಾಮರ್ಥ್ಯದೊಂದಿಗೆ ಸಂಯೋಜಿಸಬಹುದು.


The driving forces of DRAM changes are low-end and graphics applications, where the data rate requirement per DRAM density is higher.

ಡಿರಾಮ್ ಬದಲಾವಣೆಗಳ ಚಾಲನಾ ಶಕ್ತಿಗಳು ಕಡಿಮೆ-ಮಟ್ಟದ ಮತ್ತು ಗ್ರಾಫಿಕ್ಸ್ ಅಪ್ಲಿಕೇಶನ್‌ಗಳಾಗಿವೆ, ಅಲ್ಲಿ ಪ್ರತಿ ಡಿರಾಮ್ ಸಾಂದ್ರತೆಗೆ ಡೇಟಾ ದರದ ಅವಶ್ಯಕತೆ ಹೆಚ್ಚು.


The transition to high-speed DRAM occurred not in the high end of the market but in the low end.

ಹೆಚ್ಚಿನ ವೇಗದ ಡಿರಾಮ್‌ಗೆ ಪರಿವರ್ತನೆಯು ಮಾರುಕಟ್ಟೆಯ ಉನ್ನತ ಮಟ್ಟದಲ್ಲಿ ಅಲ್ಲ, ಆದರೆ ಕಡಿಮೆ ಮಟ್ಟದಲ್ಲಿ ಸಂಭವಿಸಿತು.


SDRAM-DDR (SDRAM double data rate), which uses a synchronous RAS and CAS similar to SDRAM.

SDRAM-DDR (SDRAM ಡಬಲ್ ಡೇಟಾ ದರ), ಇದು SDRAM ನಂತೆಯೇ ಸಿಂಕ್ರೊನಸ್ RAS ಮತ್ತು CAS ಅನ್ನು ಬಳಸುತ್ತದೆ.


The data transfer is at both edges of teh clock.

ಡೇಟಾ ವರ್ಗಾವಣೆಯು ಗಡಿಯಾರದ ಎರಡೂ ಅಂಚುಗಳಲ್ಲಿ ನಡೆಯುತ್ತದೆ.


The data rate can achieved a peak of 13 Gbps per chip due to 400 MHz clock (800 MHz data rate) and 16-bit bus width.

400 MHz ಗಡಿಯಾರ (800 MHz ಡೇಟಾ ದರ) ಮತ್ತು 16-ಬಿಟ್ ಬಸ್ ಅಗಲದಿಂದಾಗಿ ಡೇಟಾ ದರವು ಪ್ರತಿ ಚಿಪ್‌ಗೆ 13 Gbps ಗರಿಷ್ಠ ಮಟ್ಟವನ್ನು ಸಾಧಿಸಬಹುದು.


Beyond high-speed DRAM lies the merging between logic and memory, using the processing at the memory cell.

ಹೆಚ್ಚಿನ ವೇಗದ ಡಿರಾಮ್‌ನ ಹೊರತಾಗಿ ತರ್ಕ ಮತ್ತು ಮೆಮೊರಿಯ ನಡುವೆ ವಿಲೀನಗೊಳ್ಳುತ್ತದೆ, ಮೆಮೊರಿ ಸೆಲ್‌ನಲ್ಲಿ ಪ್ರಕ್ರಿಯೆಗೊಳಿಸುವುದನ್ನು ಬಳಸುತ್ತದೆ.


Magnetic disks have dominated the secondary storage market since 1965.

ಕಾಂತೀಯ ಡಿಸ್ಕ್‌ಗಳು 1965 ರಿಂದ ದ್ವಿತೀಯ ಸಂಗ್ರಹಣಾ ಮಾರುಕಟ್ಟೆಯಲ್ಲಿ ಪ್ರಾಬಲ್ಯ ಹೊಂದಿವೆ.


The read-write mechanism is based on the magnetic field produced by the read-write head and magnetic patterns are recorded on the disk surface.

ಓದುವ-ಬರೆಯುವ ಕಾರ್ಯವಿಧಾನವು ಓದುವ-ಬರೆಯುವ ಹೆಡ್‌ನಿಂದ ಉತ್ಪತ್ತಿಯಾಗುವ ಕಾಂತೀಯ ಕ್ಷೇತ್ರವನ್ನು ಆಧರಿಸಿದೆ ಮತ್ತು ಕಾಂತೀಯ ಮಾದರಿಗಳನ್ನು ಡಿಸ್ಕ್ ಮೇಲ್ಮೈಯಲ್ಲಿ ದಾಖಲಿಸಲಾಗುತ್ತದೆ.


The chip multiprocessor offers superior performance.

ಚಿಪ್ ಮಲ್ಟಿಪ್ರೊಸೆಸರ್ ಉತ್ತಮ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ನೀಡುತ್ತದೆ.


Programmers must find thread-level-parallelism to maximize CMP performance.

ಸಿಎಂಪಿ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ಗರಿಷ್ಠಗೊಳಿಸಲು ಪ್ರೋಗ್ರಾಮರ್‌ಗಳು ಥ್ರೆಡ್-ಲೆವೆಲ್-ಸಮಾನಾಂತರತೆಯನ್ನು ಕಂಡುಹಿಡಿಯಬೇಕು.


A CMP processor offers superior performance using relatively simple hardware.

ಸಿಎಂಪಿ ಪ್ರೊಸೆಸರ್ ತುಲನಾತ್ಮಕವಾಗಿ ಸರಳ ಹಾರ್ಡ್‌ವೇರ್ ಬಳಸಿ ಉತ್ತಮ ಕಾರ್ಯಕ್ಷಮತೆಯನ್ನು ನೀಡುತ್ತದೆ.


On code that can be parallelised into multiple threads, the CMP core will perform as well as or better than more complicated wide issue superscalar on cycle-per-cycle basis.

ಬಹು ಥ್ರೆಡ್‌ಗಳಾಗಿ ಸಮಾನಾಂತರಗೊಳಿಸಬಹುದಾದ ಕೋಡ್‌ನಲ್ಲಿ, ಸಿಎಂಪಿ ಕೋರ್ ಹೆಚ್ಚು ಸಂಕೀರ್ಣವಾದ ವೈಡ್ ಇಶ್ಯೂ ಸೂಪರ್‌ಸ್ಕೇಲರ್‌ಗಿಂತ ಸೈಕಲ್-ಪ್ರತಿ-ಸೈಕಲ್ ಆಧಾರದ ಮೇಲೆ ಉತ್ತಮವಾಗಿ ಕಾರ್ಯನಿರ್ವಹಿಸುತ್ತದೆ.


The intelligent RAM merges a high-performance processor and DRAM main memory on a single chip.

ಇಂಟೆಲಿಜೆಂಟ್ RAM ಒಂದು ಚಿಪ್‌ನಲ್ಲಿ ಹೆಚ್ಚಿನ ಕಾರ್ಯಕ್ಷಮತೆಯ ಪ್ರೊಸೆಸರ್ ಮತ್ತು DRAM ಮುಖ್ಯ ಮೆಮೊರಿಯನ್ನು ವಿಲೀನಗೊಳಿಸುತ್ತದೆ.


Vector units have many applications including scientific calculation, multimedia, and databases.

ವೆಕ್ಟರ್ ಘಟಕಗಳು ವೈಜ್ಞಾನಿಕ ಲೆಕ್ಕಾಚಾರ, ಮಲ್ಟಿಮೀಡಿಯಾ ಮತ್ತು ಡೇಟಾಬೇಸ್‌ಗಳನ್ನು ಒಳಗೊಂಡಂತೆ ಹಲವು ಅನ್ವಯಿಕೆಗಳನ್ನು ಹೊಂದಿವೆ.


Merging a microprocessor and DRAM on a chip has the following advantages.

ಒಂದು ಚಿಪ್‌ನಲ್ಲಿ ಮೈಕ್ರೊಪ್ರೊಸೆಸರ್ ಮತ್ತು DRAM ಅನ್ನು ವಿಲೀನಗೊಳಿಸುವುದರಿಂದ ಈ ಕೆಳಗಿನ ಪ್ರಯೋಜನಗಳಿವೆ.


RAW ಹೆಚ್ಚು ಸಮಾನಾಂತರ ವಾಸ್ತುಶಿಲ್ಪವಾಗಿದೆ.


Compilers can schedule single word data transfer and exploit ILP.

ಕಂಪೈಲರ್‌ಗಳು ಒಂದೇ ಪದದ ಡೇಟಾ ವರ್ಗಾವಣೆಯನ್ನು ನಿಗದಿಪಡಿಸಬಹುದು ಮತ್ತು ILP ಅನ್ನು ಬಳಸಿಕೊಳ್ಳಬಹುದು.


The compilation process maps programs to RAW hardware.

ಸಂಕಲನ ಪ್ರಕ್ರಿಯೆಯು ಕಾರ್ಯಕ್ರಮಗಳನ್ನು RAW ಹಾರ್ಡ್‌ವೇರ್‌ಗೆ ಮ್ಯಾಪ್ ಮಾಡುತ್ತದೆ.


ಪ್ರಗತಿಯ ವೇಗವು ತುಂಬಾ ವೇಗವಾಗಿದೆ.


Future processors will have large on-chip memory.

ಭವಿಷ್ಯದ ಪ್ರೊಸೆಸರ್‌ಗಳು ದೊಡ್ಡ ಆನ್-ಚಿಪ್ ಮೆಮೊರಿಯನ್ನು ಹೊಂದಿರುತ್ತವೆ.


ಲೆವೆಲ್-ಎರಡು ಸಂಗ್ರಹವು ರೂಢಿಯಾಗಲಿದೆ.


Large amount of on-chip transistors allows virtually anything to be implemented.

ದೊಡ್ಡ ಪ್ರಮಾಣದ ಆನ್-ಚಿಪ್ ಟ್ರಾನ್ಸಿಸ್ಟರ್‌ಗಳು ವಾಸ್ತವಿಕವಾಗಿ ಏನನ್ನಾದರೂ ಕಾರ್ಯಗತಗೊಳಿಸಲು ಅನುಮತಿಸುತ್ತದೆ.


The limiting factor will likely be the imagination of the architect.

ಸೀಮಿತಗೊಳಿಸುವ ಅಂಶವೆಂದರೆ ವಾಸ್ತುಶಿಲ್ಪಿ ಕಲ್ಪನೆ.


Students learn how to acquire additional knowledge from the current academic literature.

ವಿದ್ಯಾರ್ಥಿಗಳು ಪ್ರಸ್ತುತ ಶೈಕ್ಷಣಿಕ ಸಾಹಿತ್ಯದಿಂದ ಹೆಚ್ಚುವರಿ ಜ್ಞಾನವನ್ನು ಹೇಗೆ ಪಡೆಯಬೇಕೆಂದು ಕಲಿಯುತ್ತಾರೆ.


The list of recommended articles are posted and students choose to do one of them.

ಶಿಫಾರಸು ಮಾಡಲಾದ ಲೇಖನಗಳ ಪಟ್ಟಿಯನ್ನು ಪೋಸ್ಟ್ ಮಾಡಲಾಗಿದೆ ಮತ್ತು ವಿದ್ಯಾರ್ಥಿಗಳು ಅವುಗಳಲ್ಲಿ ಒಂದನ್ನು ಮಾಡಲು ಆಯ್ಕೆ ಮಾಡುತ್ತಾರೆ.


These articles come from the current research work in the conference proceedings or the journals.

ಈ ಲೇಖನಗಳು ಸಮ್ಮೇಳನದ ಪ್ರೊಸೀಡಿಂಗ್ಸ್ ಅಥವಾ ಜರ್ನಲ್‌ಗಳಲ್ಲಿನ ಪ್ರಸ್ತುತ ಸಂಶೋಧನಾ ಕಾರ್ಯದಿಂದ ಬಂದಿವೆ.


Students are expected to read and summarise, then present it to the class and finally submit written reports.

ವಿದ್ಯಾರ್ಥಿಗಳು ಓದಿ ಸಂಕ್ಷಿಪ್ತಗೊಳಿಸಲು, ತರಗತಿಗೆ ಪ್ರಸ್ತುತಪಡಿಸಲು ಮತ್ತು ಅಂತಿಮವಾಗಿ ಲಿಖಿತ ವರದಿಗಳನ್ನು ಸಲ್ಲಿಸಲು ನಿರೀಕ್ಷಿಸಲಾಗಿದೆ.


I will judge the paper along these aspects.

ನಾನು ಈ ಅಂಶಗಳ ಪ್ರಕಾರ ಪ್ರಬಂಧವನ್ನು ನಿರ್ಣಯಿಸುತ್ತೇನೆ.